[发明专利]用于电压域全局快门的像素级可扩展存储器阵列

权利要求书

1.一种用于图像传感器中的采样及保持SH电路，其包括：

像素级连接，其耦合到像素单元；

复位行晶体管，其耦合于第一电源电压与所述像素级连接之间；

源极跟随器行晶体管，其具有耦合到所述像素级连接的栅极；

行选择行晶体管，其耦合于所述源极跟随器行晶体管与位线之间；

第一存储晶体管，其耦合到所述像素级连接；

第一存储装置，其耦合于所述第一存储晶体管与第二电源电压之间；

第二存储晶体管，其耦合到所述像素级连接；及

第二存储装置，其耦合于所述第二存储晶体管与所述第二电源电压之间。

2.根据权利要求1所述的SH电路，其进一步包括：

第三存储晶体管，其耦合到所述像素级连接；

第三存储装置，其耦合于所述第三存储晶体管与所述第二电源电压之间；

第四存储晶体管，其耦合到所述像素级连接；及

第四存储装置，其耦合于所述第四存储晶体管与所述第二电源电压之间，其中所述第一存储装置、所述第二存储装置、所述第三存储装置及所述第四存储装置由金属-绝缘体-金属MiM电容器制成。

3.根据权利要求2所述的SH电路，其进一步包括更多N倍的额外存储-晶体管-装置对，其中N是1到6之间的整数，且其中每一存储-晶体管-装置对包括：

一对存储晶体管，其耦合到所述像素级连接，及；

一对存储装置，其耦合于所述一对存储晶体管与所述第二电源电压之间，其中所述一对存储装置由金属-绝缘体-金属MiM电容器制成。

4.根据权利要求1所述的SH电路，其进一步包括耦合于所述像素级连接与接地之间的采样及保持电流源。

5.根据权利要求1所述的SH电路，其中所述SH电路经配置以在接收及存储周期期间将复位图像电荷值从所述像素级连接采样及保持到所述第一存储装置且接着将信号图像电荷值从所述像素级连接采样及保持到所述第二存储装置。

6.根据权利要求1所述的SH电路，其中所述SH电路经配置以在读出到所述位线周期期间对存储于所述第一存储装置中的所述复位图像电荷值执行读出操作且接着对存储于所述第二存储装置中的所述信号图像电荷值执行读出操作。

7.根据权利要求1所述的SH电路，其中所述第一电源电压高于所述第二电源电压。

8.根据权利要求1所述的SH电路，其中所述第一电源电压及所述第二电源电压是可调整电压，其中当所述第一存储晶体管及所述第二存储晶体管两者响应于施加到其栅极的关断电压而处于关断状态时，所述第一电源电压及所述第二电源电压的最终经调整值将最小化通过所述第一存储晶体管及所述第二存储晶体管的泄漏电流。

9.根据权利要求1所述的SH电路，其中所述第二电源电压连接到零电压。

10.一种成像系统，其包括：

像素阵列，其包含布置成行及列的多个像素单元，其中所述像素单元中的每一者经耦合以响应于入射光而产生图像电荷；

控制电路系统，其耦合到所述像素阵列以控制所述像素阵列的操作；及

读出电路，其耦合到所述像素阵列以从所述像素阵列读出所述图像电荷，其中所述读出电路包括：

采样及保持SH电路，其耦合于耦合到所述像素阵列的多个像素单元中的像素单元的像素级连接与所述读出电路的多个位线中的位线之间；及

模/数转换器ADC，其耦合到所述位线。

11.根据权利要求10所述的成像系统，其进一步包括耦合到所述读出电路以存储及处理来自所述像素阵列的所述图像电荷值的数字表示的功能逻辑。