[发明专利]用于电压域全局快门的像素级可扩展存储器阵列

说明书

本申请案涉及用于电压域全局快门的像素级可扩展存储器阵列。一种采样及保持SH电路包含耦合到像素单元的像素级连接。复位行晶体管耦合于第一电源电压与所述像素级连接之间。具有栅极的源极跟随器行晶体管耦合到所述像素级连接。行选择行晶体管耦合于所述源极跟随器行晶体管与位线之间。第一存储晶体管耦合到所述像素级连接。第一存储装置耦合于所述第一存储晶体管与第二电源电压之间。第二存储晶体管耦合到所述像素级连接。第二存储装置耦合于所述第二存储晶体管与所述第二电源电压之间。

相关申请案的交叉参考

本申请案主张2020年12月14日申请的第63/125,246号美国临时专利申请案的权益。第63/125,246号美国临时专利申请案特此以引用方式并入。

技术领域

本公开大体上涉及图像传感器，且特别来说但不排他，涉及用于从图像传感器读出图像数据的采样及保持电路系统。

背景技术

图像传感器已变得无处不在。其广泛用于数码相机、手机、安全摄像头以及医疗、汽车及其它应用中。用于制造图像传感器的技术不断快速发展。例如，更高分辨率及更低功耗的需求促使这些装置进一步小型化及集成。

图像传感器通常在像素阵列上接收光，其在像素中产生电荷。光的强度可影响每一像素中产生的电荷量，且强度越高，产生的电荷量越高。相关双重采样(CDS)是一种与CMOS图像传感器(CIS)一起使用以通过采样来自图像传感器的图像数据及移除从来自图像传感器的复位值读数采样的非期望偏移来降低来自从图像传感器读出的图像的噪声的技术。在全局快门CIS设计中，采样及保持开关用于采样及保持信号(SHS)读数以及采样及保持复位(SHR)来自图像传感器的读数。采样及保持电路系统中的SHR及SHS开关经控制以分别采样来自图像传感器的复位电平及信号电平。理想情况下，在全局采样阶段期间，所有采样及保持开关同时切换以将来自图像传感器的整个帧采样到存储电容器中。在全局采样完成之后，执行从图像传感器逐行读出以数字化所采样的复位及信号电平。复位与信号电平之间的数字化差用于在CDS计算中恢复真图像信号。为了进一步减少随机噪声，可执行相关多重采样(CMS)。

实施CDS减少来自图像数据的固定模式噪声(FPN)及其它时间噪声，例如kT/C热噪声。相关双重采样(CDS)及相关多重采样(CMS)可在模拟域或数字域中完成。

电压域全局快门(VDGS)像素阵列通常使用至少两个存储电容器作为用于CDS的复位电压值RESET及信号电压值SIGNAL的存储器，使用三个或更多个存储电容器作为用于CMS的等于或大于一个RESET值及等于或大于一个SIGNAL的存储器。为了满足小kT/C热噪声要求，两个存储电容器需要维持足够大的布局大小用于20到30pF的典型电容值。

发明内容

根据本申请案的一方面，提供一种用于图像传感器中的采样及保持(SH)电路。所述SH电路包括：像素级连接，其耦合到像素单元；复位行晶体管，其耦合于第一电源电压与所述像素级连接之间；源极跟随器行晶体管，其具有耦合到所述像素级连接的栅极；行选择行晶体管，其耦合于所述源极跟随器行晶体管与位线之间；第一存储晶体管，其耦合到所述像素级连接；第一存储装置，其耦合于所述第一存储晶体管与第二电源电压之间；第二存储晶体管，其耦合到所述像素级连接；及第二存储装置，其耦合于所述第二存储晶体管与所述第二电源电压之间。

根据本申请案的另一方面，提供一种成像系统。所述成像系统包括：像素阵列，其包含布置成行及列的多个像素单元，其中所述像素单元中的每一者经耦合以响应于入射光而产生图像电荷；控制电路系统，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以从所述像素阵列读出所述图像电荷，其中所述读出电路包括：采样及保持(SH)电路，其耦合于耦合到所述像素阵列的多个像素单元中的像素单元的像素级连接与所述读出电路的多个位线中的位线之间；及模/数转换器(ADC)，其耦合到所述位线。

附图说明