[发明专利]用于DP接口的控制电路装置及其自适应均衡方法

权利要求书

1.一种用于DP接口的控制电路装置，包括CTLE电路、CDR电路，所述CTLE电路的输出连接所述CDR电路的输入，其特征在于，所述CTLE电路包括二级级联，所述CTLE电路的控制端连接控制单元FSM_CTLE、两路DAC电路，所述控制单元FSM_CTLE用于输出电阻值控制字，两路所述DAC电路用于输出电容值控制字；所述DFE电路采用半数据率预处理结构，所述DFE电路的输入分别连接所述CTLE电路的输出、时钟控制信号、门限电压控制信号，所述半数据率预处理结构包括比较器：干扰比较器、数据比较器，所述半数据率预处理指：根据采样时钟的相位将所述DAC电路划分为奇数路、偶数路，根据不同的数据分割判决门限将所述奇数路、偶数路分为四路，四路所述比较器分别同时工作，在最终输出时根据前1bit的值来选择相应比较器实现均衡调节。

2.根据权利要求1所述的用于DP接口的控制电路装置，其特征在于，所述奇数路包括数据奇数路、干扰奇数路，所述偶数路包括数据偶数路、干扰偶数路，所述DFE电路包括四路数据比较器(data slicer)、两路干扰比较器(error slicer)，六路所述数据比较器包括第一数据比较器～第四数据比较器，所述数据偶数路包括第一数据比较器、第二数据比较器，所述数据奇数路包括第三数据比较器、第四数据比较器，所述干扰偶数路包括第五干扰比较器，所述干扰奇数路包括第六干扰比较器。

3.根据权利要求2所述的用于DP接口的控制电路装置，其特征在于，所述DFE电路还包括两个数据选择器：第一数据选择器、第二数据选择器，所述第一数据选择器的输入连接所述数据偶数路的输出，所述第一数据选择器、第二数据选择器的选择端、输出端分别通过第一锁存器、第二锁存器交叉连接。

4.一种自适应均衡方法，该方法基于权利要求1或3所述的控制电路装置实现，用于对DP接口的接收通道进行自适应均衡调节，其特征在于，所述自适应均衡方法包括：S1、偏置校准阶段；

S2、CTLE电路自适应调节阶段；

S3、CDR电路锁定阶段；

S4、DFE电路自适应调节阶段；

其中，CTLE电路自适应调节阶段要主动控制CDR电路，使时钟处于未锁定状态，CTLE电路自适应调节完成后，等待CDR电路锁定后进行DFE电路自适应调节。

5.根据权利要求4所述的自适应均衡方法，其特征在于，所述偏置校准阶段对所述比较器引入的偏置进行校准，所述偏置校准包括：S11、所述CTIE电路向所述DFE电路输入差分信号对Vin_p和Vin_n，差分电压信号Vin＝Vin_p-Vin_n，将Vin_p和Vin_n短接并通过钳位至一个固定电压值；S12、依次对所述四路数据路径进行校准，寻找相应比较器的偏置值，步骤包括：A1、调节相应比较器的门限电压，使所述门限电压由预先设定最小值逐步提升；A2、门限电压调节过程中，对每个门限电压相应的时间段T内的比较器的输出数据进行统计；A3、调节相应比较器门限电压的过程中，所述比较器输出数据中包含0时，对应的所述门限电压值即为该比较器所在路径的偏置值。

6.根据权利要求5所述的自适应均衡方法，其特征在于，基于所述寻找相应比较器偏置值的步骤，进行若干轮校准，相应比较器所在路径的最终偏置值为若干轮校准偏置值的平均值；采用四个数据比较器分时顺序进行偏置值校准的方法，对偶数路的其中一个比较器进行校准时，控制奇数路中的两个比较器的门限电压同时为最大值或最小值；对奇数路的其中一个比较器进行校准时，控制偶数路两个比较器的门限电压同时为最大值或最小值。

7.根据权利要求4所述的自适应均衡方法，其特征在于，所述CTLE电路自适应调节时，从时域波形中寻找欠均衡和过均衡的特征，当低频分量的幅度大于高频分量幅度时，信号状态判断为欠均衡，当低频分量幅度和高频分量幅度一致，但数据跳变沿有过冲信号时，信号状态判断为过均衡。