[发明专利]用于DP接口的控制电路装置及其自适应均衡方法

说明书

本发明公开了一种用于DP接口的控制电路装置及其自适应均衡方法，其可提高应用灵活性，可降低接收信号的误码率。控制电路装置包括CTLE电路、CDR电路，CTLE电路输出连接CDR电路输入，CTLE电路包括二级级联，CTLE电路控制端连接控制单元FSM_CTLE、两路DAC电路，控制单元FSM_CTLE用于输出电阻值控制字，两路DAC电路用于输出电容值控制字；DFE电路采用半数据率预处理结构，DFE电路输入分别连接CTLE电路输出、时钟控制信号、门限电压控制信号，半数据率预处理结构包括比较器：干扰比较器、数据比较器，自适应均衡方法包括：偏置校准阶段；CTLE电路自适应调节阶段；CDR电路锁定阶段；DFE电路自适应调节阶段。

技术领域

本发明涉及集成电路技术领域，具体为一种用于DP接口的控制电路装置及用于该DP接口接收通道的自适应均衡方法。

背景技术

DP(DisplayPort)接口是一种依赖数据包化数据传输技术的显示通信端口，可用于内部显示连接，也可用于外部的显示连接。目前比较主流的用于DP接口接收通道的均衡技术主要有3大类：(1)只包含CTLE(Continuous Time Linear Equalization，连续线性时间均衡)电路，并且通常通过模拟的方式检测数据跳变沿的陡峭程度来调节CTLE参数；(2)包含CTLE电路与DFE电路(Decision Feedback Equalization，判决反馈均衡器)两种电路，但是只有DFE电路能进行自适应调节，CTLE电路的控制参数需要手动配置；(3)包含CTLE电路与DFE电路，并且依赖于特殊训练序列进行自适应调节，CTLE参数需要通过数据跳变沿的符号统计判断决定调节方向或者通过统计CTLE电路输出信号的眼宽来决定调节方向。

如果只有CTLE电路，只能均衡高、低频分量的幅度，而不能消除信道传输带来的ISI(Inter Symbol Interference，码间干扰)，ISI的存在可能会引起数据比较器(dataslicer)的判决错误，从而增加误码率，此外，通过模拟方式检测数据跳变沿的陡峭程度来调节CTLE参数的方法不可靠，后期使用时可配置性差；很多设计中虽然使用CTLE电路和DFE电路的组合电路结构，但是由于只有DFE电路部分能够通过自适应的方式进行调节，CTLE电路仍要依赖于外部手动配置经验值，这不是完全意义上的自适应均衡，并且针对不同应用场合，CTLE电路需要配置的参数可能差别较大，因此在应用上不够灵活。

发明内容

针对现有技术中存在的缺陷，本发明提出了一种用于DP接口的控制电路装置及其自适应均衡方法，其不依赖于特殊的训练序列，可提高应用灵活性，可实现高、低频分量的均衡，可消除ISI，降低接收信号的误码率。

为实现上述目的，本发明采用如下技术方案：

一种用于DP接口的控制电路装置，包括CTLE电路、CDR电路，所述CTLE电路的输出连接所述CDR电路的输入，其特征在于，所述CTLE电路包括二级级联，所述CTLE电路的控制端连接控制单元FSM_CTLE、两路DAC电路，所述控制单元FSM_CTLE用于输出电阻值控制字，两路所述DAC电路用于输出电容值控制字；所述DFE电路采用半数据率预处理结构，所述DFE电路的输入分别连接所述CTLE电路的输出、时钟控制信号、门限电压控制信号，所述半数据率预处理结构包括比较器：干扰比较器、数据比较器，所述半数据率预处理指：根据采样时钟的相位将所述DAC电路划分为奇数路、偶数路，根据不同的数据分割判决门限将所述奇数路、偶数路分为四路，四路所述比较器分别同时工作，在最终输出时根据前1bit的值来选择相应比较器实现均衡调节。

其进一步特征在于，

通过所述控制单元FSM_CTLE输出的电阻值、两路DAC电路输出的电容值对所述CTLE电路的每级进行控制，所述控制单元FSM_CTLE输出的电阻值控制字包括电阻cw_r1、电阻cw_r2，两路所述DAC电路输出的电容值控制字分别为Vctrl_c1、Vctrl_c2；