[发明专利]一种基于FPGA的视频叠加方法、装置、设备和介质

权利要求书

1.一种基于FPGA的视频叠加方法，其特征在于，应用于现场可编程逻辑门阵列FPGA，所述FPGA包括双倍速率同步动态随机存储器DDR，所述方法包括：

响应输入的视频叠加参数，采集多个待叠加视频数据；

根据所述视频叠加参数对各个所述待叠加视频数据进行像素提取，分别得到对应的有效像素数据；

将各个所述有效像素数据写入至所述DDR；

当接收到视频输出同步信号时，从所述DDR读取各个所述有效像素数据并按照所述视频叠加参数进行叠加，输出目标叠加视频数据。

2.根据权利要求1所述的方法，其特征在于，所述视频叠加参数包括层叠位置关系参数和层叠时序参数，各个所述待叠加视频数据分别具有对应的视频尺寸；所述根据所述视频叠加参数对各个所述待叠加视频数据进行像素提取，分别得到对应的有效像素数据的步骤，包括：

按照所述层叠位置关系参数，分别确定各个所述待叠加视频数据所处的视频图层；所述待叠加视频数据包括多个视频像素点；

按照所述层叠时序参数，分别确定各个所述待叠加视频数据对应的叠加时段；

选取所述视频图层处于最底层的待叠加视频数据内的起始视频像素点为原点，构建处于所述叠加时段的像素点坐标系；

分别确定处于所述视频图层的剩余层的待叠加视频数据在所述像素点坐标系内的首位像素点坐标；

按照所述视频图层从底至上逐一根据各个待叠加视频数据对应的首位像素点坐标和所述视频尺寸，得到各个待叠加视频数据对应的有效像素数据。

3.根据权利要求2所述的方法，其特征在于，所述按照所述视频图层从底至上逐一根据各个待叠加视频数据对应的首位像素点坐标和所述视频尺寸，得到各个待叠加视频数据对应的有效像素数据的步骤，包括：

从底至上逐一根据处于当前视频图层的待叠加视频数据对应的首位像素点坐标和所述视频尺寸，构建处于以往视频图层的待叠加视频数据对应的像素截取条件；

按照所述像素截取条件对处于所述以往视频图层的待叠加视频数据进行截取，得到对应的重叠像素数据；

将所述重叠像素数据与处于所述以往视频图层的待叠加视频数据执行异或操作，得到对应的有效像素数据。

4.根据权利要求2所述的方法，其特征在于，所述当接收到视频输出同步信号时，从所述DDR读取各个所述有效像素数据并按照所述视频叠加参数进行叠加，输出目标叠加视频数据的步骤，包括：

当接收到视频输出同步信号时，从所述DDR读取各个所述有效像素数据；

按照所述叠加时段与各个所述有效像素数据所处的视频图层，从底至上逐一叠加各个所述有效像素数据，生成目标叠加视频数据并输出。

5.一种基于FPGA的视频叠加装置，其特征在于，应用于现场可编程逻辑门阵列FPGA，所述FPGA包括双倍速率同步动态随机存储器DDR，所述装置包括：

视频数据采集模块，用于响应输入的视频叠加参数，采集多个待叠加视频数据；

有效像素提取模块，用于根据所述视频叠加参数对各个所述待叠加视频数据进行像素提取，分别得到对应的有效像素数据；

有效像素写入模块，用于将各个所述有效像素数据写入至所述DDR；

视频叠加模块，用于当接收到视频输出同步信号时，从所述DDR读取各个所述有效像素数据并按照所述视频叠加参数进行叠加，输出目标叠加视频数据。