[发明专利]一种用于零中频接收机的连续波峰值捕获电路及方法

权利要求书

1.一种用于零中频接收机的连续波峰值捕获电路，包括设置在FPGA上的FPGA输入端和FPGA输出端，其特征在于，还包括设置于所述FPGA上的控制模块、FFT模块和峰值检测模块，所述FPGA输入端包括FPGA输入信号，所述FPGA输入信号包括两个正交数字基带信号，所述控制模块输出控制信号至FFT模块和峰值检测模块，所述FFT模块输出信号至峰值检测电路，所述峰值检测电路连接所述FPGA输出端；

所述FPGA输入信号输入至FFT模块，包括第一正交数字基带信号（I）和第二正交数字基带信号（Q），所述FPGA输入控制参数包括检测周期（detp）、单个周期内FFT次数（ctpc）、检测门限电平（detl）和FFT点数（nfft）；

所述控制模块包括控制模块输入端、用于检测周期计时的检测周期计时模块、用于单个周期内FFT次数计数的单周期内检测计次模块、用于参数转发的参数转发控制模块和控制模块输出端；

所述检测周期计时模块和单周期内检测计次模块相互通信连接，所述单周期内检测计次模块和参数转发控制模块相互通信连接，所述检测周期计时模块和参数转发控制模块相互通信连接。

2.根据权利要求1所述的一种用于零中频接收机的连续波峰值捕获电路，其特征在于，所述FPGA输入端还包括输入至控制模块、FFT模块和峰值检测模块的全局时钟信号（clk）和复位信号（rstn），还包括输入至控制模块的FPGA输入控制参数。

3.根据权利要求1所述的一种用于零中频接收机的连续波峰值捕获电路，其特征在于，所述FPGA输出端包括最大峰值（mamp）、最大峰值对应的频率序号（midx）和输出端有效指示信号（vld）。

4.根据权利要求1所述的一种用于零中频接收机的连续波峰值捕获电路，其特征在于，所述控制模块输出端输出第一控制信号（ctrl1）和第二控制信号（ctrl2），所述第一控制信号（ctrl1）连接并控制FFT模块，所述第二控制信号（ctrl2）连接并控制峰值检测模块。

5.根据权利要求1所述的一种用于零中频接收机的连续波峰值捕获电路，其特征在于，所述FFT模块包括通信连接的用于快速傅里叶变换的FFT核和用于将FFT核输出的结果按频率高低排序的RAM模块；所述FFT模块输出第一信号（Amp）和第二信号（Idx）至峰值检测模块。

6.根据权利要求1所述的一种用于零中频接收机的连续波峰值捕获电路，其特征在于，所述峰值检测模块包括用于检测单次FFT内超过门限电平的区间的超门限区间检测模块、用于检测各个区间内信号峰值的单区间峰值检测模块、用于检测各区间信号峰值最大值的全区间峰值检测模块和用于检测每个检测周期内信号峰值的周期峰值检测模块；所述超门限区间检测模块、单区间内峰值检测模块、全区间峰值检测模块和周期峰值检测模块依次通信连接。

7.一种用于零中频接收机的连续波峰值捕获方法，其特征在于，包括如权利要求1-6任一所述的一种用于零中频接收机的连续波峰值捕获电路，具体步骤为：

S1、上电复位，初始化配置所述零中频接收机的连续波峰值捕获电路的所有参数，启动控制模块、FFT模块和峰值检测模块；

S2、控制模块中的单周期内检测计次模块开始检测周期内计次，当周期内计次到达目标值时，控制模块输出控制信号控制FFT模块和峰值检测模块停止；

S3、同时，控制模块中的检测周期计时模块开始检测周期计时，当检测周期计时到达目标值时，控制模块输出控制信号控制FFT模块、峰值检测模块和周期内计次模块重启，开启新一轮检测。

8.根据权利要求7所述的一种用于零中频接收机的连续波峰值捕获方法，其特征在于，当启动所述FFT模块，FFT模块中的FFT核对第一正交数字基带信号（I）和第二正交数字基带信号（Q）做FFT点数快速傅里叶变换并输出，通过FFT模块中的RAM模块将FFT核输出的结果按频率从低到高排序并输出第一信号（Amp）和第二信号（Idx）至峰值检测模块；

所述峰值检测模块接收FFT输出的信号并完成每个检测周期内连续波峰值检测，最终输出最大峰值（mamp）、最大峰值对应的频率序号（midx）和输出端有效指示信号（vld），具体为：所述峰值检测电路中的超门限区间检测模块检测单次FFT中幅度超过检测门限的区间并用信号标记，单区间峰值检测模块通过逐次比较法筛选出超门限区间检测模块标记的每个区间内幅度的最大值及对应的频率序号并记录，全区间峰值检测模块通过逐次比较法筛选出前述所有标记区间内的最大值及对应的频率序号并记录，周期峰值检测模块通过逐次比较法筛选出单个检测周期内的信号最大值及对应的频率序号并记录和输出。