[发明专利]一种用于零中频接收机的连续波峰值捕获电路及方法

说明书

本发明提供了一种用于零中频接收机的连续波峰值捕获电路及方法，用于零中频接收机的连续波峰值捕获电路包括设置在FPGA上的FPGA输入端和FPGA输出端，还包括设置于所述FPGA上的控制模块、FFT模块和峰值检测模块，所述FPGA输入端包括FPGA输入信号，所述FPGA输入信号包括两个正交数字基带信号，控制模块输出控制信号至FFT模块和峰值检测模块，FFT模块输出信号至峰值检测电路，所述峰值检测电路连接所述FPGA输出端。本发明可以在数字域实现且能用于零中频接收机的连续波峰值捕获电路，能够简化射频前端设计，采用单片集成的零中频架构的射频收发机芯片，配合少量外围辅助电路即可完成整体应用设计，可以降低设计难度、节约开发成本、加快研发速度。

技术领域

本发明属于现场可编程门阵列开发技术领域，具体涉及一种用于零中频接收机的连续波峰值捕获电路。

背景技术

无线电频谱是一种极其重要的战略资源，对无线电频谱进行认知和管控是非常必要的。而连续波峰值捕获电路在无线电频谱管理、无线电频谱干扰和抗干扰等领域都有重要的实际意义。

在传统模拟域进行信号最大值捕获往往需要繁杂的硬件电路，占用的体积较大且可靠性较低，同时还需要较大的人力物力投入，经济效益低下。

目前单片集成的零中频收发机已经较成熟，性能逐渐优异，产品也更可靠。而针对该类型收发机的峰值捕获电路必然是在数字域实现的。因此产业界对在数字域实现的能用于零中频接收机的连续波峰值捕获电路具有很大需求。并且在数字域实现的能用于零中频接收机的连续波峰值捕获电路未见公开。

发明内容

本发明的目的是针对上述问题，提供一种用于零中频接收机的连续波峰值捕获电路及方法，可以在数字域实现且能用于零中频接收机的连续波峰值捕获电路，设计难度低、成本低、生产性好，研发周期短。

为达到上述目的，本发明采用了下列技术方案：

一种用于零中频接收机的连续波峰值捕获电路，包括设置在FPGA上的FPGA输入端和FPGA输出端，还包括设置于所述FPGA上的控制模块、FFT模块和峰值检测模块，所述FPGA输入端包括FPGA输入信号，所述FPGA输入信号包括两个正交数字基带信号，所述控制模块输出控制信号至FFT模块和峰值检测模块，所述FFT模块输出信号至峰值检测电路，所述峰值检测电路连接所述FPGA输出端。本发明FPGA输入端包括两个正交数字基带信号，可以与正交解调的前级射频通道连接，因此现有零中频架构的单片集成收发机芯片可以与本发明用于零中频接收机的连续波峰值捕获电路相适配，这样就能够简化前端射频通道的设计；本发明是在FPGA内对两个正交数字基带信号进行处理，从而可以实现信号检测，同时采用了控制模块、FFT模块和峰值检测模块等基本模块，可以实现模块化设计，研究人员只需重点设计控制逻辑，从而降低了设计难度；此外，本发明在FPGA中实现在大规模量产的情况下，成本较低。

进一步的，FPGA输入端还包括输入至控制模块、FFT模块和峰值检测模块的全局时钟信号(clk)和复位信号(rstn)，还包括输入至控制模块的FPGA输入控制参数。

进一步的，FPGA输入信号输入至FFT模块，包括第一正交数字基带信号(I)和第二正交数字基带信号(Q)，所述FPGA输入控制参数包括检测周期(detp)、单个周期内FFT次数(ctpc)、检测门限电平(detl)和FFT点数(nfft)。本发明第一正交数字基带信号(I)和第二正交数字基带信号(Q)适用于零中频接收机。本发明的输入参数用于设置各模块的工作状态，通过调整各参数，能在一定程度上提高峰值捕获的准确率。

进一步的，FPGA输出端包括最大峰值(mamp)、最大峰值对应的频率序号(midx)和输出端有效指示信号(vld)。本发明FPGA输出端的各个信号提供给使用者，分别可以表征信号强度、信号频率以及当前输出是否为有效。