[发明专利]芯片失效分析的样品制备方法及样品制备设备

说明书

本申请提供一种芯片失效分析的样品制备方法及样品制备设备。该方法在对待处理芯片的背面进行去除，直至得到暴露出所述待处理芯片中裸片的背面和芯片引线截面的处理后的芯片后，将处理后的芯片的正面固定在固定板上；采用预设的焊线机，基于配置的焊线调试参数，通过目标导线将芯片引线截面与分析电路板电连接。该方法克服了现有技术无法对失效芯片进行多焊点加电的失效分析，同时提高了失效分析效率。

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种芯片失效分析的样品制备方法及样品制备设备。

背景技术

一般来说，集成电路在研制、生产和使用过程中失效不可避免。随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。

在失效分析过程中，往往需要对芯片内固定的某一层或多层的内部结构电路进行观察和分析。随着制程的不断提高，产品中封装芯片的最小尺寸在不断缩小，产品的面积也在不断缩小，产品功能增多，芯片引线的数量不断增加，即铝垫或者引线的截面增多。目前针对上述封装芯片的失效分析的常用做法是先去除包裹芯片的封装膜塑，然后对封装芯片的铝垫或者引线的截面进行热点定位分析时执行点针操作。

然而，常规的点针操作，即使用探针对铝垫或者线的截面加电进行检测，该点针操作一次性最多测8个点，若封装芯片的铝垫或者线的截面过多，点针操作较耗时，导致失效分析的效率不高。

发明内容

本申请实施例的目的在于提供一种芯片失效分析的样品制备方法及样品制备设备，解决了现有技术存在的上述问题，提高了失效分析效率_。

第一方面，提供了一种芯片失效分析的样品制备方法，所述待处理芯片具有正面以及与所述正面相对的背面，该方法可以包括：

对待处理芯片的背面进行去除，直至得到暴露出所述待处理芯片中裸片的背面和芯片引线截面的处理后的芯片，所述芯片引线截面的直径为13um-15um范围内的任一值；

将所述处理后的芯片的正面固定在固定板上；

采用预设的焊线机，基于配置的焊线调试参数，通过目标导线将所述芯片引线截面与分析电路板电连接，所述目标导线的直径为0.4mil-0.5mil范围内的任一值。

在一个可选的实现中，所述芯片引线截面的直径为15um。

在一个可选的实现中，所述芯片引线截面的材料为铜、金、银和铝中的一种。

在一个可选的实现中，所述预设的焊线机的焊针口径为15um。

在一个可选的实现中，所述目标导线的直径为0.5mil。

在一个可选的实现中，所述目标导线的材料为含金量为99％，含铂量为1％的金线。

在一个可选的实现中，所述焊线调试参数包括：30～40ms的焊接时长、190～210mA的焊接电流、10～14g的焊接压力、25～35mA的电子火焰熄灭操作电流、34～38um的焊球尺寸和120-140℃的焊接温度。

在一个可选的实现中，对待处理芯片的背面进行去除，直至暴露出所述待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面，包括：

采用定位设备，确定所述待处理芯片中裸片的背面的边缘位置；

采用研磨方式，对待处理芯片的背面进行研磨，研磨至所述裸片的背面的边缘位置，暴露出所述待处理芯片中裸片的背面和包裹在封装体内的芯片引线截面。

在一个可选的实现中，采用研磨方式，对待处理芯片的背面进行研磨，研磨至所述裸片的背面的边缘位置，包括：