[发明专利]WAT的测量方法

说明书

本发明提供一种WAT的测量方法，提供测试机台、PSMU仪以及需检测的形成于晶圆上的器件，晶圆上还形成有多个测试键，且每个测试键上形成有多个与不同器件相对应的焊盘；根据焊盘的排列方式得到焊盘排列数据，根据焊盘排列数据选择可做并行测试的焊盘定义为多组待测试组；根据多组待测试组在晶圆上的位置得到多组地址分组数据；将每组地址分组数据分别输入至PSMU仪中不同的PSMU；同时对多组待测试组进行检测。本发明的WAT测量方法在维持良好表现的同时又能有效提升生产量，增加单位时间测试参数，提升WAT机台利用率。

技术领域

本发明涉及半导体技术领域，特别是涉及一种WAT的测量方法。

背景技术

WAT(wafer acceptable test)晶圆接受测试是一项使用特定测试机台(分自动测试机以及手动测试台)在wafer阶段对测试键(testkey)进行的测量。为保证测试一致性以及测试硬件的重复利用，测试键(testkey)都是有统一的焊盘数以及焊盘间距。测试图形放置在焊盘间。WAT可以反应wafer流片阶段的工艺波动以及侦测产线的异常。WAT会作为晶圆是否可以正常出货的卡控标准。

WAT(wafer acceptance test)基于每一条测试参数需与之对应的测试计算程序来支持，随着新结构和新技术节点的不断推进，芯片的Die尺寸越小,结构设计也越复杂，反而需要增加参数以保证更高的质量。

传统测试计算程序采用串行测试逐条运行，对于复杂设备设计因需要测试参数繁多致使测试时间长，测试速度慢，WAT机台利用率相对并不高。

需要一种新型的测试方法，在维持良好表现的同时又能有效提升生产量，增加单位时间测试参数，提升WAT机台利用率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种WAT的测量方法，用于解决现有技术中传统测试计算程序采用串行测试逐条运行，对于复杂设备设计因需要测试参数繁多致使测试时间长，测试速度慢，WAT机台利用率相对并不高的问题。

为实现上述目的及其他相关目的，本发明提供一种WAT的测量方法，包括：

步骤一、提供测试机台、PSMU仪以及需检测的形成于晶圆上的器件，所述器件形成于晶圆上，所述晶圆上还形成有多个测试键，且每个所述测试键上形成有多个焊盘，每个所述焊盘与不同所述器件相对应的焊盘；

步骤二、根据所述焊盘的排列方式得到焊盘排列数据，根据所述焊盘排列数据确定多组待测试组，所述待测试组用于做并行测试；

步骤三、根据多组所述待测试组在所述晶圆上的位置得到多组地址分组数据；

步骤四、将每组所述地址分组数据分别输入至所述PSMU仪中不同的PSMU；

步骤五、同时对多组所述待测试组进行检测。

优选地，步骤二中的多个所述焊盘的排列方式包括所述焊盘的排列间距。。

优选地，每个所述测试键上包括十二个所述焊盘。

优选地，步骤一中的所述器件为电阻。

优选地，步骤一中的所述器件为金属氧化物晶体管的源极、漏极和栅极。

优选地，步骤一中的所述器件为电容。

优选地，步骤五中的所述同时对多组所述待测试组进行检测的方法包括：利用步骤四中的所述地址分组数据将探针与每组所述待测试组中的所述焊盘连接；同时对每组所述待测试组中的所述焊盘施加电压进行测试；得到多组所述待测试组电阻的数据。

优选地，所述多组待测试组中每组所述待测试组位于同一所述测试键；不同所述待测试组无共用的所述焊盘。

如上所述，本发明的WAT的测量方法，具有以下有益效果：