[发明专利]面向ATE测试设备的集成电路测试激励生成方法

说明书

本发明公开一种面向ATE测试设备的集成电路测试激励生成方法，包括以下步骤：步骤一、构建全片设计模型，步骤二、构建模拟验证环境，步骤三、编写测试文件，步骤四、按照四层结构、在不同验证平台、基于行为级进行仿真生成不同层次的测试激励，步骤五、融合形成完整测试激励，将在不同验证平台上生成的测试激励，在应用层框架的基础上，根据调用及层级关系，融合形成一个完整的测试激励。本发明可以降低测试激励生成环境构建的难度和复杂度，提高测试激励环境构建的兼容性和适应性，降低测试激励生成时间，提高测试激励生成效率，提高测试激励文件内信息的直观性和可读性。

技术领域

本发明涉及面向ATE测试设备的集成电路测试激励生成方法，属于集成电路测试技术领域。

背景技术

集成电路测试是集成电路生产中的重要环节，所有的集成电路都需要经过测试确认功能及性能符合要求后才能投放市场。ATE是自动测试设备的简称，目前绝大多数集成电路的测试都是在集成电路自动测试设备（ATE）上完成的，集成电路ATE设备伴随着集成电路一起发展，ATE设备对电路测试的基本原理就是把波形格式的测试激励按周期化施加给输入信号，并对输出信号的输出结果与测试激励的预期结果进行比较，比较一致则测试结果为合格，若出现某一个信号在某个周期的输出结果与预期结果不同，则测试结果判断为不合格。

因此，测试激励对于ATE测试非常重要，是测试的依据和输入文件，目前现行通用的测试激励是由基于芯片信号层的波形描述语言构成的，并已形成了一些测试接口语言标准，如基于IEEE1450-1999的STIL格式，基于IEE1364-2001的VCD格式等。基于信号层波形描述语言的测试激励通常是对电路的RTL级进行模拟仿真生成的，结构简单，在集成电路的设计和测试对接中发挥着重要作用。

随着集成电路设计及验证系统日益庞大和复杂，现行通用的基于信号层的测试激励生成方法暴露出越来越多的缺点，主要包括以下几点：

（1）测试激励生成时间长的问题：集成电路设计验证平台的复杂度不断增加，生成基于信号层的测试激励的时间随之越来越长，一个测试激励的生成时间已达到几十小时甚至几百小时，生成效率越来越低，严重影响到电路测试调试的效率，并进而影响到电路的上市时间；

（2）测试激励生成环境构建复杂的问题：测试当前高性能集成电路设计验证平台都是基于主流的分层次软硬件协同验证环境，测试平台内包含的环境有基于RTL级的环境，也有基于算法验证和指令验证等的软件环境以及混合验证环境，在此环境下构建单一的基于信号层的测试激励生成平台相对复杂和困难，花费时间较长，付出的人力成本也比较高；

（3）测试激励信息不直观的问题：现行的测试激励文件包含的信息不直观，不透明，如基于VCD格式的测试激励是一个通用的格式，一种ASCII文件，包含了头信息，变量的预定义和变量值的信息，它是一种信号层描述性语言的文本，对测试工程师而言像个黑盒子，无法理解测试的具体内容以及测试的具体过程，而且很难将测试失效情况与模拟过程直接联系起来。

发明内容

本发明的目的是提供一种面向ATE测试设备的集成电路测试激励生成方法，该面向ATE测试设备的集成电路测试激励生成方法可以降低测试激励生成环境构建的难度和复杂度，提高测试激励环境构建的兼容性和适应性，降低测试激励生成时间，提高测试激励生成效率，提高测试激励文件内信息的直观性和可读性。

为达到上述目的，本发明采用的技术方案是：提供一种面向ATE测试设备的集成电路测试激励生成方法，包括以下步骤：

步骤一、构建全片设计模型，其中，模块级设计模型可直接采用算法模型或软件模型，总设计模型框架为RTL级；

步骤二、构建模拟验证环境，首先构建全片级RTL模拟验证平台，在此验证平台外构建基于算法模型、软件模型的模块级验证环境，模块级验证环境可以直接被全片级RTL验证平台调用；