[发明专利]基于忆阻器阵列的逻辑门电路及全加器实现方法

权利要求书

1.一种基于忆阻器阵列的逻辑门电路，其特征在于，包括1条字线WL，B条位线BL_b{b＝1,2…B}，第一电压控制器，第二电压控制器，解码器以及B个忆阻器M_b；

其中，字线WL分别与各位线BL_b相交；各位线BL_b分别连接所述第一电压控制器的输出端；字线WL连接所述第二电压控制器的输出端；

所述第一电压控制器与第二电压控制器的输入端各连接一个解码器，解码器输入端均连接时钟信号CLK；

各忆阻器M_b的正极连接对应下标的位线BL_b，负极连接字线WL，构成忆阻器阵列。

2.根据权利要求1所述的基于忆阻器阵列的逻辑门电路，其特征在于，对于负极连接于同一条字线WL的各忆阻器：

所述时钟信号CLK为高电平时表示逻辑1，连通其中两个忆阻器组成互补阻性开关，这两个忆阻器的字线端悬空，并在对应的位线端施加电压来执行逻辑运算，或：

时钟信号为低电平时代表逻辑0，连通其中的一个忆阻器，在该忆阻器对应的位线端与字线端施加电压来执行逻辑运算。

3.根据权利要求1所述的基于忆阻器阵列的逻辑门电路，其特征在于，所述忆阻器M_b以阻值的形式存储输入量P或输入量Q或逻辑运算结果，处于高阻R_OFF状态时表示逻辑0，低阻R_ON状态时表示逻辑1；所述第一电压控制器、第二电压控制器输出端电压表示忆阻器的电压输入，输出端电压为高电压V_H时表示逻辑1，输出端电压为低电压V_L时表示逻辑0；电压控制器的输出存在三种状态，分别为高电压V_H、低电压V_L和悬空Floating。

4.根据权利要求1所述的基于忆阻器阵列的逻辑门电路，其特征在于，在逻辑运算的过程中：

存储了输入量P的忆阻器M_P以及存储了输入量Q的忆阻器M_Q，字线WL端处于悬空状态，解码器控制第一电压控制器在忆阻器对应位线端施加电压信号执行逻辑运算并将结果存储于忆阻器M_P和M_Q；

根据忆阻器M_P和忆阻器M_Q，控制对应下标的位线BL_b输出高电压V_H或低电压V_L来连通当前阶段的待运算电路。

5.一种使用权利要求1至4中任一权利要求所述基于忆阻器阵列的逻辑门电路实现与门的方法，其特征在于，包括以下步骤：

将电路中用于辅助运算并存储逻辑运算结果的忆阻器M_A写为高阻；

连通忆阻器M_A与存储输入量P的忆阻器M_P，其中，第一电压控制器对忆阻器M_P对应的位线端BL_P施加代表逻辑0的低电压V_L，对忆阻器M_A对应的位线端BL_A施加代表逻辑Q的电压，PQ相与的结果存储在忆阻器M_A。

6.一种使用权利要求1至4中任一权利要求所述基于忆阻器阵列的逻辑门电路实现或门的方法，其特征在于，包括以下步骤：

连通存储输入量P的忆阻器M_P与存储输入量Q的忆阻器M_Q，其中，第一电压控制器对忆阻器M_P对应的位线端BL_P施加代表逻辑0的低电压V_L，对忆阻器M_Q对应的位线端BL_Q施加代表逻辑1的高电压V_H，PQ相或的结果存储在忆阻器M_Q。

7.一种使用权利要求1至4中任一权利要求所述基于忆阻器阵列的逻辑门电路实现全加器的方法，其特征在于，包括以下步骤：

S1，将电路中用于运算的操作数A、B和进位C分别写入同行的忆阻器M₁、M₂、M₃，并将电路中用于辅助运算的同行忆阻器M₄和M₅写为高阻；

S2，连通忆阻器M₁与M₄，其中，第一电压控制器对忆阻器M₁对应的位线端BL₁施加代表逻辑的电压，对忆阻器M₄对应的位线端BL₄施加代表逻辑C的电压；

S3，连通忆阻器M₁与M₅，其中，第一电压控制器对忆阻器M₁对应的位线端BL₁施加代表逻辑C的电压，对忆阻器M₅对应的位线端BL₅施加代表逻辑的电压；

S4，连通忆阻器M₄与M₅，其中，第一电压控制器对忆阻器M₄对应的位线端BL₄施加代表逻辑1的高电压V_H，对忆阻器M₅对应的位线端BL₅施加代表逻辑0的低电压V_L；

S5，连通忆阻器M₂与M₄，其中，第一电压控制器对忆阻器M₂对应的位线端BL₂施加代表逻辑C的电压，对忆阻器M₄对应的位线端BL₄施加代表逻辑的电压；

S6，连通忆阻器M₃与M₄，其中，第一电压控制器对忆阻器M₃对应的位线端BL₃施加代表逻辑A的电压，对忆阻器M₄对应的位线端BL₄施加代表逻辑的电压，得到全加器求和位S的结果并存储在M₄；

S7，第一电压控制器对忆阻器M₃对应的位线端BL₃施加代表逻辑B的电压，第二电压控制器对忆阻器M₃对应的字线端WL施加代表逻辑的电压，得到全加器进位C′的结果并存储在M₃。