[发明专利]一种抗电源干扰的比较器实现方法

权利要求书

1.一种抗电源干扰的比较器实现方法，其特征在于，将比较器的尾电流端作为节点，所述节点第一路连接电流源的输出端，第二路连接电源电压变化产生瞬态电流电路，所述电流源的输入端连接电源电压端。

2.根据权利要求1所述的抗电源干扰的比较器实现方法，其特征在于，设通过所述尾电流端流入所述比较器的尾电流为I5，通过所述节点流入所述电源电压变化产生瞬态电流电路的电流为I4，所述电流源的电流为I3，则I5＝I3-I4；设所述比较器的正向输入电压为V+，所述比较器的负向输入电压为V-，所述比较器的输出信号为CMP OUT，电源电压为VCC，则当VCC处于静态时，I4电流很小或几乎为0，当VCC快速上升或下降时，所述电源电压变化产生瞬态电流电路使I4瞬态电流很大，从而使流入比较器的电流I5在VCC变化瞬间减小而使比较器的延迟时间增加，对于V+和V-的响应变慢，从而屏蔽掉V+或V-由于VCC变化导致的错误信号，同时对比较器的工作状态不产生影响。

3.根据权利要求1所述的抗电源干扰的比较器实现方法，其特征在于，所述电源电压变化产生瞬态电流电路包括共栅共源的第一PMOS管和第二PMOS管，所述第一PMOS管的源极连接电源电压端，所述第一PMOS管的栅极与漏极互连后连接第十NMOS管的漏极，所述第十NMOS管的源极与第一NMOS管的漏极互连后通过第一电容连接电源电压端，所述第一NMOS管的源极接地，所述第一NMOS管与第二NMOS管共源共栅，所述第二NMOS管的漏极连接第四NMOS管的源极，所述第四NMOS管与第五NMOS管共源共漏，所述第五NMOS管与第六NMOS管栅极互连后连接所述第六NMOS管的漏极后通过第二电容连接电源电压端，所述第六NMOS管的源极接地，所述第四NMOS管与第三NMOS管栅极互连后分别连接所述第三NMOS管的漏极和所述第二PMOS管的漏极，所述第四NMOS管的漏极连接所述比较器的尾电流端。

4.根据权利要求3所述的抗电源干扰的比较器实现方法，其特征在于，所述第一NMOS管的栅极连接第一偏置电压端，所述第十NMOS管的栅极连接第二偏置电压端。

5.根据权利要求3所述的抗电源干扰的比较器实现方法，其特征在于，所述第一NMOS管的漏极流入第一电流，所述第二NMOS管的漏极流入第二电流，所述第四NMOS管的漏极流入第四电流。

6.根据权利要求1所述的抗电源干扰的比较器实现方法，其特征在于，所述电流源包括第三PMOS管，所述第三PMOS管的源极连接电源电压端，所述第三PMOS管的漏极连接所述比较器的尾电流端。

7.根据权利要求6所述的抗电源干扰的比较器实现方法，其特征在于，所述第三PMOS管与第四PMOS管栅极互连，所述第四PMOS管的源极连接电源电压端，所述第四PMOS管的漏极连接所述比较器的输出端。

8.根据权利要求6所述的抗电源干扰的比较器实现方法，其特征在于，所述第三PMOS管的栅极连接第三偏置电压端。

9.根据权利要求1所述的抗电源干扰的比较器实现方法，其特征在于，所述比较器包括源极互连的第五PMOS管和第六PMOS管，所述第六PMOS管的栅极为所述比较器的正向输入端，所述第五PMOS管的栅极为所述比较器的负向输入端，所述第五PMOS管与第七NMOS管漏极互连后分别连接所述第七NMOS管的栅极和第八NMOS管的栅极，所述第八NMOS管的漏极分别连接第九NMOS管的栅极和所述第六PMOS管的漏极，所述第九NMOS管的漏极连接所述比较器的输出端，所述第七NMOS管、第八NMOS管和第九NMOS管均源极接地。

10.根据权利要求9所述的抗电源干扰的比较器实现方法，其特征在于，所述第五PMOS管的源极流入第五电流。