[发明专利]一种抗电源干扰的比较器实现方法

说明书

一种抗电源干扰的比较器实现方法，通过将比较器的尾电流端作为节点，所述节点第一路连接电流源的输出端，第二路连接电源电压变化产生瞬态电流电路，所述电流源的输入端连接电源电压端，能够在电源电压VCC快速上升或下降时，使得瞬态电流I4很大，而流入比较器的尾电流I5＝电流源电流I3‑瞬态电流I4，即I5在VCC变化瞬间减小而使比较器的延迟时间增加，对于比较器的正向输入电压V+和负向输入电压V‑的响应变慢，从而屏蔽掉V+或V‑由于VCC变化导致的错误信号，同时对比较器的工作状态不产生影响。

技术领域

本发明涉及比较器技术，特别是一种抗电源干扰的比较器实现方法。

背景技术

比较器包括一个正向输入端(+)、一个负向输入端(-)和一个输出端(CMP OUT)，所述CMP OUT根据两个输入端电压的比较结果确定输出或高电平或低电平。某些应用中，需要用到比较器(CMP)对被测电压(Vtest)和参考电压(Vref)进行比较。当被测电压Vtest和参考电压Vref比较接近时，如果电源电压VCC快速抖动，可能会使内部参考电压Vref造成略微的波动(例如VCC快速向上变化，居于Vtest下方的Vref随同出现一个Vref向上越过Vtest的波峰，OUT信号可能为向下形成的脉冲，或者VCC快速向下变化，居于Vtest上方的Vref随同出现一个Vref向下越过Vtest的波谷，OUT信号可能为向上形成的脉冲)使比较器发生错误翻转，产生错误脉冲。总之，在Vtest和Vref比较接近时，由于VCC快速变化，如果在比较器延时时间内，Vref信号没有恢复，则会产生错误脉冲。

发明内容

本发明针对现有技术中存在的缺陷或不足，提供一种抗电源干扰的比较器实现方法。

本发明的技术解决方案如下：

一种抗电源干扰的比较器实现方法，其特征在于，将比较器的尾电流端作为节点，所述节点第一路连接电流源的输出端，第二路连接电源电压变化产生瞬态电流电路，所述电流源的输入端连接电源电压端。

设通过所述尾电流端流入所述比较器的尾电流为I5，通过所述节点流入所述电源电压变化产生瞬态电流电路的电流为I4，所述电流源的电流为I3，则I5＝I3-I4；设所述比较器的正向输入电压为V+，所述比较器的负向输入电压为V-，所述比较器的输出信号为CMPOUT，电源电压为VCC，则当VCC处于静态时，I4电流很小或几乎为0，当VCC快速上升或下降时，所述电源电压变化产生瞬态电流电路使I4瞬态电流很大，从而使流入比较器的电流I5在VCC变化瞬间减小而使比较器的延迟时间增加，对于V+和V-的响应变慢，从而屏蔽掉V+或V-由于VCC变化导致的错误信号，同时对比较器的工作状态不产生影响。

所述电源电压变化产生瞬态电流电路包括共栅共源的第一PMOS管和第二PMOS管，所述第一PMOS管的源极连接电源电压端，所述第一PMOS管的栅极与漏极互连后连接第十NMOS管的漏极，所述第十NMOS管的源极与第一NMOS管的漏极互连后通过第一电容连接电源电压端，所述第一NMOS管的源极接地，所述第一NMOS管与第二NMOS管共源共栅，所述第二NMOS管的漏极连接第四NMOS管的源极，所述第四NMOS管与第五NMOS管共源共漏，所述第五NMOS管与第六NMOS管栅极互连后连接所述第六NMOS管的漏极后通过第二电容连接电源电压端，所述第六NMOS管的源极接地，所述第四NMOS管与第三NMOS管栅极互连后分别连接所述第三NMOS管的漏极和所述第二PMOS管的漏极，所述第四NMOS管的漏极连接所述比较器的尾电流端。

所述第一NMOS管的栅极连接第一偏置电压端，所述第十NMOS管的栅极连接第二偏置电压端。

所述第一NMOS管的漏极流入第一电流，所述第二NMOS管的漏极流入第二电流，所述第四NMOS管的漏极流入第四电流。

所述电流源包括第三PMOS管，所述第三PMOS管的源极连接电源电压端，所述第三PMOS管的漏极连接所述比较器的尾电流端。