[发明专利]根据电阻初值利用自动印刷台制备厚膜基片电阻层的方法

说明书

一种根据电阻初值利用自动印刷台制备厚膜基片电阻层的方法，根据每组电阻的电阻值选取浆料，以浆料的标准电阻值，设计出方数为1的标准方块电阻的理论长度、宽度，调整印刷速度使电阻初值满足设计要求；根据标准方块电阻设计其他预设计电阻；比较预设计电阻与标准方块电阻的面积，根据面积，按照理论值设计电阻的长度和宽度，理论电阻值R＝nR_□＝L/W×R_□，或按照预设计电阻的理论设计长度和理论设计宽度比值缩小/增大20％～30％。优点是：工艺简单，自动化程度高，不需要大量重复的周期试烧，满足设计要求，又能很好匹配印刷条件实现同次印刷，特别适合于电阻多、面积差异大的复杂厚膜集成电路基板。

技术领域

本发明涉及厚膜集成电路基板制作阶段的电阻层制作，特别涉及一种根据电阻初值利用自动印刷台制备厚膜基片电阻层的方法，适合电阻数量多、面积差异大的复杂厚膜集成电路基板。

背景技术

目前，厚膜集成电路基板的电阻层制作一般是先通过电路基板的布局和功能设计电阻的阻值和面积，然后根据要求的阻值和面积进行手工印刷、干燥、试烧及测量，如果符合设计要求再批量烧结。由于浆料的电阻特征在烧结后形成，烧结前膜层呈非金属状态，不能进行电阻值测量，只能烧结后测量，大量长时间试阻导致生产效率降低。设计人员按照方阻将各个电阻进行分组，常用方阻有100Ω、200Ω、500Ω、1k、5k、10k、20k、100k和1M等，因此一般根据方阻对电阻分组，对于复杂厚膜集成电路基板，方阻一般在4个以上，每组电阻包括十几个甚至二十几个电阻，不同阻值的电阻面积存在差异，如果设计仅是停留在理论层面，那么很难保证各个电阻在相同印刷条件下达到理论值，不能同次印刷而成，需要分网单印，增加印刷次数，不利于生产和质量一致性，这也成为长期以来一直困扰行业的难题。

并且，现有技术手工印刷时，膜层均匀性和一致性受操作人员技能水平影响大，工艺过程必须进行试烧，测量阻值，如果不满足要求需要重新来试，一个周期至少耗时90分钟，其中，印刷并流平15分钟、干燥15分钟、烧结60分钟，且要经历大量重复的周期试烧。当同一方块电阻数的电阻面积相差较大时，电阻初值不成比例不匹配，不能同次印刷，需要分网印刷，增加印刷次数，耗时更长。

发明内容

本发明要解决的技术问题是提供一种根据电阻初值利用自动印刷台制备厚膜基片电阻层的方法，工艺简单，自动化程度高，不需要大量重复的周期试烧，可使电阻的尺寸、厚度及电阻值既能满足设计要求，又能很好匹配印刷条件实现同次印刷，特别适合于电阻数量多、面积差异大的复杂厚膜集成电路基板。

本发明的技术方案是：

一种根据电阻初值利用自动印刷台制备厚膜基片电阻层的方法，其具体步骤如下：

(1)确定印刷速度

根据每组电阻的电阻值选取对应方阻的浆料，设计出方数为1的标准方块电阻，印刷所需方阻浆料，调整速度参数使该方块电阻烧成值与浆料标称值基本一致。

设计标准方块电阻时，首先，设计标准方块电阻的理论长度和理论宽度，当预设计电阻中存在一个与标准方块电阻相同电阻值的方块电阻时，则按照该方块电阻的面积，设计标准方块电阻的理论长度、理论宽度；

然后根据设计的标准方块电阻的理论长度、理论宽度，印刷对应方阻的浆料，确定印刷速度，使印刷的标准方块电阻干膜厚度符合工艺要求(20±5)μm；

(2)根据步骤(1)的印刷速度设计其他电阻方数的电阻，记为预设计电阻；

设计预设计电阻时，首先比较预设计电阻与标准方块电阻的面积，①当预设计电阻与标准方块电阻面积相差＜1倍时，按照理论值设计电阻的长度和宽度，理论电阻值n为方块电阻的方数，L为预设计电阻长度，W为预设计电阻宽度，为方块电阻的电阻值；②当标准方块电阻与预设计电阻面积相差≥1倍时，a.当预设计电阻面积≥标准方块电阻面积，按照预设计电阻的理论设计长度和理论设计宽度比值缩小20％～30％；b.当预设计电阻面积≤标准方块电阻面积，按照预设计电阻的理论设计长度和理论设计宽度比值增大20％～30％。