[发明专利]一种FinFET集成电路工艺下新型低触发静电保护装置

说明书

本发明涉及一种低触发静电保护装置，具体为一种FinFET集成电路工艺下新型低触发静电保护装置，以极低的成本、极少的额外步骤，缓解FinFET工作电压低而ESD防护装置开启电压过高的矛盾，有效地解决的ESD防护装置触发电压过高、静电冲击时无法及时开启的问题；包括半导体基底、部分绝缘层、鳍片区、FinFET栅介质电极、肖特基接触金属层和鳍片跨接层；在半导体基底中形成第一类型半导体阱区和第二类型阱区，在鳍片区形成第一类型或第二类型半导体沟道掺杂、第一类型或第二类型肖特基接触掺杂区、第一类型半导体或第二类型重掺杂区。

技术领域

本发明涉及一种低触发静电保护装置，具体为一种FinFET集成电路工艺下新型低触发静电保护装置。

背景技术

随着半导体工艺进入14nm以下的制程，FinFET(Fin field-effect transistor，鳍式场效应晶体管)作为一种新式的三维半导体结构被普遍采用，这种三维结构有效地克服了随着平面MOSFET的尺寸日益下降所带来的越来越显著的短沟道效应，通过三个侧面控制沟道，大大提高了对沟道的控制能力，克服了深纳微米下的短沟道效应，减小了泄漏电流。

在FinFET工艺中经常用SCR(Silicon controlled rectifier，寄生可控硅)作为ESD(ElectroStatic discharge，静电放电)保护单元，SCR具有单位泄放电流密度高、集成度高、面积小和寄生单位电容小的优点。但是，SCR的开启电压较大，往往超过了被保护单元的损伤电压。特别是在以FinFET为代表的深纳微米工艺下，工作电压低至1.8V甚至1.5V，而SCR的本征开启电压一般在十几伏特甚至数十伏特。在这种情况下，当静电冲击来临时，作为ESD防护装置的SCR往往尚未开启，核心电路中的被保护单元一倍静电击毁，从而造成不可逆的损伤。

发明内容

为了解决这一问题，本发明提出了一种FinFET集成电路工艺下新型低触发静电保护装置，可有效解决背景技术提出的技术问题。

为解决上述技术问题，本发明所采用的技术方案为：一种FinFET集成电路工艺下新型低触发静电保护装置，包括半导体基底、部分绝缘层、鳍片区、FinFET 栅介质电极、肖特基接触金属层和鳍片跨接层；在半导体基底中形成第一类型半导体阱区和第二类型阱区，在鳍片区形成第一类型或第二类型半导体沟道掺杂、第一类型或第二类型肖特基接触掺杂区、第一类型半导体或第二类型重掺杂区。

作为优选，所述肖特基接触金属层、鳍片跨接层和第一类型或第二类型肖特基接触掺杂区在兼容FinFET集成电路工艺的条件下共同构造额外的肖特基势垒，作为肖特基二极管用于提供额外的出发电流使得寄生ESD机构开启。

作为优选，所述半导体基底可为中、低掺杂浓度的晶圆片，也可为经过外延工艺形成的外延层，具体可以为硅基底、锗基底或蓝宝石基底。

作为优选，通过在一定掺杂浓度的鳍片区上蒸发或溅射相应的金属经过退火形成硅化物进而形成肖特基势垒。

作为优选，鳍片跨接层采用重掺杂的多晶硅制成，掺杂类型为第一或者第二半导体类型。

本发明的一种FinFET集成电路工艺下新型低触发静电保护装置可达到如下有益效果：以极低的成本、极少的额外步骤，缓解FinFET工作电压低而ESD防护装置开启电压过高的矛盾，有效地解决的ESD防护装置触发电压过高、静电冲击时无法及时开启的问题。

附图说明

图1为本发明实施例一提供的FinFET集成电路工艺下新型低触发静电保护装置的立体结构示意图；

图2为本发明实施例一提供的FinFET集成电路工艺下新型低触发静电保护装置前视、后视、左视、右视的结构示意图；

图3为本发明实施例一提供的FinFET集成电路工艺下新型低触发静电保护装置掺杂区域的前视、后视、左视、右视的掺杂示意图；