[发明专利]一种PD-SOI集成电路工艺下的新型ESD防护装置

权利要求书

1.一种PD-SOI集成电路工艺下的新型ESD防护装置，其特征在于，包含半导体基底一(101)、半导体基底二(201)、绝缘体介质一(102)、绝缘体介质二(202)、绝缘体上半导体基质一(103)、绝缘体上半导体基质二(203)、绝缘体上半导体基质上的多晶硅一(104)和多晶硅二(204)；所述多晶硅一(104)根据方向不同分为径向多晶硅(111)和侧边多晶硅(112)，径向多晶硅(111)和侧边多晶硅(112)电连接，侧边多晶硅(112)在一侧收窄，宽处与窄处有倒角(113)；所述半导体基底一(101)和半导体基底二(201)可以为硅基底；绝缘体介质一(102)和绝缘体介质二(202)可以为SiO2绝缘体，绝缘体上半导体基质一(103)、绝缘体上半导体基质二(203)为有源区，厚度与被保护电路的标准器件硅膜厚度，

通过参杂可形成第一半导体类型(301)，所述第一半导体类型(301)可以为绝缘体上半导体基质一(103)、绝缘体上半导体基质二(203)的底掺杂，或为扩散形成的阱区掺杂；

通过参杂可形成第二半导体类型(302)，所述第二半导体类型(302)可以为阱区掺杂；第一半导体类型重掺杂一(3031)、第一半导体类型重掺杂二(3032)和第一半导体类型重掺杂三(3033)与第二半导体类型重掺杂一(3041)、第二半导体类型重参杂二(3042)的掺杂浓度远高于第一半导体类型(301)中掺杂和第二半导体类型(302)中掺杂，与金属或者金属硅化物引出形成无肖特基势垒的欧姆接触，同时亦为寄生ESD泄放机构的电极。

2.根据权利要求1所述的PD-SOI集成电路工艺下的新型ESD防护装置，其特征在于，所述第一半导体类型重掺杂一(3031)、第一半导体类型重掺杂二(3032)和第一半导体类型重掺杂三(3033)与第二半导体类型重掺杂一(3041)、第二半导体类型重参杂二(3042)可为多晶硅一(104)的自对准形成。

3.根据权利要求2所述的PD-SOI集成电路工艺下的新型ESD防护装置，其特征在于，所述第一半导体类型重掺杂一(3031)、第一半导体类型重掺杂二(3032)和第一半导体类型重掺杂三(3033)与第二半导体类型重掺杂一(3041)、第二半导体类型重参杂二(3042)可由多晶硅一(104)图形转移构成；并通过倒角(113)的图形转移，形成第一半导体类型重掺杂三(3033)的宽处与窄处的倒角。

4.根据权利要求3所述的PD-SOI集成电路工艺下的新型ESD防护装置，其特征在于，主方向上第一半导体类型重掺杂一(3031)、第二半导体类型(302)的掺杂和第一半导体类型(301)中的掺杂构成寄生PNP-BJT一(401)，主方向上第二半导体类型(302)的掺杂、第一半导体类型(301)的掺杂、第一半导体类型重掺杂二(3032)构成寄生NPN-BJT(403)。

5.根据权利要求3所述的PD-SOI集成电路工艺下的新型ESD防护装置，其特征在于，侧方向上第一半导体类型重掺杂一(3031)、第二半导体类型(302)的掺杂、第一半导体类型重掺杂三(3033)构成寄生PNP-BJT二(405)；由第一半导体类型重掺杂一(3031)和第二半导体类型重掺杂一(3041)引出形成阳极电极，第二半导体类型重掺杂一(3041)至第一半导体类型重掺杂一(3031)的内阻构成寄生电阻一(402)，第二半导体类型重掺杂一(3041)至第一半导体类型重掺杂三(3033)的内阻构成寄生电阻二(406)。

6.根据权利要求3所述的PD-SOI集成电路工艺下的新型ESD防护装置，其特征在于，第一半导体类型重掺杂二(3032)、第二半导体类型重参杂二(3042)、第二半导体类型重参杂二(3042)引出形成阴极电极，第二半导体类型重参杂二(3042)至第一半导体类型重掺杂二(3032)的内阻构成寄生电阻二(404)。

7.根据权利要求3所述的PD-SOI集成电路工艺下的新型ESD防护装置，其特征在于，寄生PNP-BJT一(401)、寄生NPN-BJT(403)、寄生PNP-BJT二(405)相互嵌套形成PNPN可控硅型ESD防护装置。

8.根据权利要求7所述的PD-SOI集成电路工艺下的新型ESD防护装置，其特征在于，寄生PNP-BJT二(405)为侧向方向上形成的寄生器件，电流方向与寄生PNP-BJT一(401)和寄生NPN-BJT(403)不一致。