[发明专利]一种Camellia算法P函数的硬件电路及优化方法

权利要求书

1.一种Camellia算法P函数的硬件电路，其特征在于，Camellia算法P函数的总输入信号为{x₁,x₂,x₃,……，x₆₄}，总输出信号为{y₁,y₂,y₃,……，y₆₄},所述硬件电路包括四层电路，每层电路包括四个模块；

其中第一层电路的输入信号为：z₁，z₂，z₃，z₄，z₅，z₆，z₇，z₈，z₁＝{x₁,x₂,……，x₈}，z₂＝{x₉,x₁₀,……，x₁₆}，z₃＝{x₁₇,x₁₈,……，x₂₄}，z₄＝{x₂₅,x₂₆,……，x₃₂}，z₅＝{x₃₃,x₃₄,……，x₄₀}，z₆＝{x₄₁,x₄₂,……，x₄₈}，z₇＝{x₄₉,x₅₀,……，x₅₆}，z₈＝{x₅₇,x₅₈,……，x₆₄}，输出信号为：z₉，z₁₀，z₁₁，z₁₂，z₉＝z₁⊕z₆，z_10＝z₃⊕z₈，z₁₁＝z₄⊕z₅，z₁₂＝z₂⊕z₇，⊕表示异或操作；

第二层电路的输入信号为：z₅，z₆，z₇，z₈，z₉，z₁₀，z₁₁，z₁₂，输出信号为：z₂₀，z₁₈，z₁₃，z₁₅，z₂₀＝z₇⊕z₉，z₁₈＝z₅⊕z₁₀，z₁₃＝z₆⊕z₁₁，z₁₅＝z₈⊕z₁₂；

第三层电路的输入信号为：z₉，z₁₀，z₁₁，z₁₂，z₁₃，z₁₅，z₁₈，z₂₀，输出信号为：z₂₂，z₁₉，z₁₄，z₁₇，并且z₂₂，z₁₉，z₁₄，z₁₇还作为所述硬件电路的输出信号，z₂₂＝z₁₁⊕z₂₀，z₁₉＝z₁₂⊕z₁₈，z₁₄＝z₁₀⊕z₁₃，z₁₇＝z₉⊕z₁₅；

第四层电路的输入信号为：z₁₃，z₁₄，z₁₅，z₁₇，z₁₈，z₁₉，z₂₀，z₂₂，输出信号为：z₂₃，z₂₁，z₁₆，z₂₄，并且z₂₃，z₂₁，z₁₆，z₂₄还作为所述硬件电路的输出信号，z₂₃＝z₁₈⊕z₂₂，z₂₁＝z₁₉⊕z₂₀，z₁₆＝z₁₄⊕z₁₅，z₂₄＝z₁₇⊕z₁₃。