[发明专利]可控硅静电防护器件及其制造方法

说明书

本发明公开了一种可控硅静电防护器件及其制造方法，该可控硅静电防护器件包括：衬底；设置于衬底上的N型阱区和P型阱区；设置于N型阱区内的第一N+注入区和第一P+注入区；设置于P型阱区内的第二N+注入区和第二P+注入区；跨设在N型阱区和P型阱区上的第三N+注入区；与第三N+注入区相邻的第三P+注入区，其中，第三N+注入区和第三P+注入区的掺杂浓度均高于第一N+注入区、第一P+注入区、第二N+注入区和第二P+注入区的掺杂浓度；且当第三N+注入区与第三P+注入区构成的PN结结构发生齐纳击穿时，触发可控硅形成电流泄放通路。本发明能够降低可控硅静电防护器件的触发电压，且可以实现不同的可控硅器件触发电压，具有高稳定性和高鲁棒性。

技术领域

本发明涉及集成电路技术领域，具体涉及一种可控硅静电防护器件及其制造方法。

背景技术

ESD(Electro-Static Discharge，静电放电)是一种客观存在的自然现象，伴随着产品的整个周期。芯片的制造、封装、测试到应用阶段，其外部环境和内部结构都会积累一定的电荷，会随时受到静电的威胁。因此人们使用ESD保护器件将其与被保护的电路连接起来，保证在被保护电路内部电路正常工作时，ESD保护器件呈关闭状态，不会影响被保护电路的正常工作；而ESD发生时，ESD保护器件在内部电路被ESD损坏之前开启，ESD保护器件将提供一条低阻的泄放路径，防止ESD电流流入内部电路而造成损伤。

作为一种常用的ESD保护器件，可控硅(Silicon Controlled Rectifier，SCR)被广泛的应用于集成电路芯片I/O端口以及电源域的防护中。可控硅有着高鲁棒性、制造工艺简单等优点。但可控硅也有着开启电压高，维持电压低等缺点，对集成电路输入输出端MOS管的栅极氧化层保护不能起到很好的效果。

如图1所示，是传统的用于ESD防护的可控硅的结构示意图。一般情况下，被保护集成电路芯片的I/O端口接到可控硅的阳极(Anode)，可控硅的阴极(Cathode)接到参考地。当被防护的集成电路芯片的内部电路处于正常工作状态时，该I/O端口上的电压不足以使得可控硅的N阱(N-well)20与P阱(P-Well)30形成的反向PN结发生雪崩击穿，因此此时可控硅处于关断状态。当可控硅的阳极受到正向ESD应力时，电压升高，当可控硅的阳极上的电压升高至可控硅的N阱20与P阱30形成的反向PN结发生雪崩击穿后，雪崩击穿产生的电流在N阱20与P阱30之间的阱电阻上产生的压降使得可控硅内的寄生NPN或者PNP三极管开启，当一个寄生三极管开启后，其集电极上产生电流所导致的压降又会马上使另一个寄生三极管开启。最终两个寄生三极管形成开路正反馈机制，使得可控硅结构完全开启，形成一条低阻的通路泄放ESD电流。

然而，伴随着CMOS工艺器件特征尺寸的不断减小，集成电路产品的性能不断提升，集成电路中的栅氧厚度越来越薄，使得栅氧击穿电压BV(Breakdown Voltage)显著降低，这就直接导致ESD设计窗口上限减小。由于传统的可控硅触发电压主要由N阱与P阱形成的反向PN结的雪崩击穿电压决定，因此传统的可控硅的触发电压相对较高，对高工艺要求的集成电路的输入输出端口的栅极氧化层的保护不能起到很好的效果，达不到预期的要求，进而限制了其的应用范围。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

为了解决上述技术问题，本发明提供了一种可控硅静电防护器件及其制造方法，能够降低可控硅静电防护器件的触发电压，且可以实现不同的可控硅器件触发电压，具有高稳定性和高鲁棒性。

根据本公开第一方面，提供了一种可控硅静电防护器件，包括：衬底；

沿横向依次设置于所述衬底上的N型阱区和P型阱区；

依次间隔地设置于所述N型阱区内的第一N+注入区和第一P+注入区，所述第一N+注入区和所述第一P+注入区均与所述可控硅静电防护器件的阳极连接；