[发明专利]半导体器件及其制造方法在审
申请号: | 202111625736.4 | 申请日: | 2021-12-28 |
公开(公告)号: | CN114497222A | 公开(公告)日: | 2022-05-13 |
发明(设计)人: | 王欢 | 申请(专利权)人: | 矽力杰半导体技术(杭州)有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/08;H01L29/417;H01L21/336 |
代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;张靖琳 |
地址: | 310051 浙江省杭州*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,包括:
衬底;
第一体区,设置在所述衬底上表面;
漂移区,设置在所述衬底上表面;
第一源掺杂区,设置在所述第一体区上表面;
第一栅极结构,设置在所述衬底上,由所述第一源掺杂区延伸至所述漂移区;
层间介质层,设置在所述漂移区上;
漏电极结构,穿过所述层间介质层连接至所述漂移区,
其中,所述漂移区上还包括金属硅化物,所述漏电极结构包括第一导电柱和第二导电柱,所述第一导电柱连接至所述金属硅化物,所述第二导电柱连接至所述漂移区上表面。
2.根据权利要求1所述的半导体器件,其中,
所述第一导电柱和所述第二导电柱的结构一致,且均包括依次层叠设置的金属垫层和导电柱。
3.根据权利要求2所述的半导体器件,其中,
所述金属垫层依次层叠设置的钛层和氮化钛层。
4.根据权利要求3所述的半导体器件,其中,
所述金属垫层的钛层的厚度为200埃至400埃。
5.根据权利要求3或4所述的半导体器件,其中,
所述金属垫层的氮化钛层的厚度为50埃至100埃。
6.根据权利要求3所述的半导体器件,其中,
所述第一导电柱和所述第二导电柱为钨导电柱。
7.根据权利要求1所述的半导体器件,其中,还包括:
第二体区,设置在所述衬底上,且所述第二体区与所述第一体区分别位于所述漂移区的两侧;
第二源掺杂区,设置在所述第二体区上表面;
第二栅极结构,设置在所述衬底上,且由所述第二源掺杂区延伸至所述漂移区。
8.一种半导体器件的制造方法,包括:
在半导体衬底上形成体区和漂移区;
在所述体区中形成源掺杂区;
在所述源掺杂区至所述漂移区之间上形成栅极结构;
在所述漂移区上形成金属硅化物区;
在所述半导体衬底上淀积层间介质层;
刻蚀所述层间介质层,获得第一刻蚀孔和第二刻蚀孔,所述第一刻蚀孔连通至所述金属硅化物区,所述第二刻蚀孔连通至所述漂移区;
在所述第一刻蚀孔和所述第二刻蚀孔中淀积导电材料,获得包括第一导电柱和第二导电柱的漏电极。
9.根据权利要求8所述的半导体器件的制造方法,其中,在所述第一刻蚀孔和所述第二刻蚀孔中淀积导电材料的步骤包括:
在所述第一刻蚀孔和所述第二刻蚀孔中依次淀积金属材料,获得依次层叠的金属垫层和导电柱。
10.根据权利要求9所述的半导体器件在制造方法,其中,
所述金属垫层包括依次层叠的钛层和氮化钛层。
11.根据权利要求10所述的半导体器件的制造方法,其中,
所述钛层的厚度为200埃至400埃。
12.根据权利要求10或11所述的半导体器件的制造方法,其中,
所述氮化钛层的厚度为50埃至100埃。
13.根据权利要求9所述的半导体器件的制造方法,其中,
所述导电柱为钨导电柱。
14.根据权利要求8所述的半导体器件的制造方法,其中,
所述体区包括第一体区和第二体区,且所述漂移区位于所述第一体区与所述第二体区之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司,未经矽力杰半导体技术(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111625736.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类