[发明专利]半导体器件及其制造方法

说明书

公开了一种半导体器件及其制造方法，其在漏电极设置第一导电柱和第二导电柱，第一导电柱连接至金属硅化物，通过金属硅化物连接漂移区，第二导电柱直接连接至漂移区。本发明提供的半导体器件及其制造方法设置两种导电柱引出漏电极，可在漂移区无漏掺杂区的情况下实现漏电极的引出，降低了漏掺杂区对半导体器件的横向尺寸的占用，为半导体器件的横向尺寸的降低提供了便利。

技术领域

本发明涉及半导体技术领域，具体地，涉及半导体器件及其制造方法。

背景技术

LDMOS(Lateral Double Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体晶体管)以其开关速度快、能够满足高击穿电压的应用场合、比双极型晶体管能承受更大功率、工作频率更高、更容易与Bi-CMOS(Bipolar Complementary Metal OxideSemiconductor，双极型及互补金属氧化物半导体)集成电路工艺兼容且能组成BCD(Bipolar CMOS DMOS，双CMOS集成电路技术)电路作为其高压单元等优点而被广泛地采用，DCMOS电路大量使用在驱动器、高频功率放大器等场合。

但LDMOS器件的结构在横向方向展开，其横向尺寸较大，对集成电路的面积占用大，不利于集成电路的集成密度的提升。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件及其制造方法，从而降低LDMOS器件的尺寸，为集成电路的集成度的提升提供便利。

根据本发明的一方面，提供一种半导体器件，包括：

衬底；

第一体区，设置在所述衬底上表面；

漂移区，设置在所述衬底上表面；

第一源掺杂区，设置在所述第一体区上表面；

第一栅极结构，设置在所述衬底上，由所述第一源掺杂区延伸至所述漂移区；

层间介质层，设置在所述漂移区上；

漏电极结构，穿过所述层间介质层连接至所述漂移区，

其中，所述漂移区上还包括金属硅化物，所述漏电极结构包括第一导电柱和第二导电柱，所述第一导电柱连接至所述金属硅化物，所述第二导电柱连接至所述漂移区上表面。

可选地，所述第一导电柱和所述第二导电柱的结构一致，且均包括依次层叠设置的金属垫层和导电柱。

可选地，所述金属垫层依次层叠设置的钛层和氮化钛层。

可选地，所述金属垫层的钛层的厚度为200埃至400埃。

可选地，所述金属垫层的氮化钛层的厚度为50埃至100埃。

可选地，所述第一导电柱和所述第二导电柱为钨导电柱。

可选地，还包括：

第二体区，设置在所述衬底上，且所述第二体区与所述第一体区分别位于所述漂移区的两侧；

第二源掺杂区，设置在所述第二体区上表面；

第二栅极结构，设置在所述衬底上，且由所述第二源掺杂区延伸至所述漂移区。

根据本发明的另一方面，提供一种半导体器件的制造方法，包括：

在半导体衬底上形成体区和漂移区；

在所述体区中形成源掺杂区；

在所述源掺杂区至所述漂移区之间上形成栅极结构；

在所述漂移区上形成金属硅化物区；