[发明专利]一种提高掺杂氧化铪薄膜铁电器件性能的方法

说明书

本发明涉及一种提高掺杂氧化铪薄膜铁电器件性能的方法。一种提高掺杂氧化铪薄膜铁电器件性能的方法，包括下列步骤：在半导体衬底上生长底电极；在所述底电极上生长掺杂氧化铪薄膜；在掺杂氧化铪薄膜表面先利用ALD法生长一层氮化钛；然后利用PVD法生长剩余氮化钛，形成上电极。本发明能够优化掺杂氧化铪薄膜的上表面，从而实现增大基于掺杂氧化铪薄膜铁电器件的剩余极化强度和电压耐受性。

技术领域

本发明涉及半导体生产工艺领域，特别涉及一种提高掺杂氧化铪薄膜铁电器件性能的方法。

背景技术

氧化铪是集成电路CMOS工艺常用的高K氧化物，而近年来发现掺杂氧化铪在特定条件下还具有铁电性，因此被广泛应用于铁电存储器件的研究。在电极-铁电层-电极(MFM)这种结构中，氮化钛(TiN)是常用的电极材料。制备与掺杂氧化铪薄膜相接触的TiN上电极常用的方法是PVD。但利用PVD生长TiN上电极时，会因为溅射时粒子轰击效应使得掺杂氧化铪薄膜上表面产生很多缺陷，这些缺陷会严重影响铁电器件的性能，如会出现印记(Imprint)或电压耐受性差等问题。

因此，为了能优化基于掺杂氧化铪薄膜铁电器件的性能，氧化铪上表面的性质非常重要，如何在制备过程中形成优异的掺杂氧化铪薄膜上表面是亟待解决的问题。

发明内容

本发明的主要目的在于提供一种提高掺杂氧化铪薄膜铁电器件性能的方法，该方法能够优化掺杂氧化铪薄膜的上表面，从而实现增大基于掺杂氧化铪薄膜铁电器件的剩余极化强度和电压耐受性。

为了实现以上目的，本发明提供了以下技术方案。

一种提高掺杂氧化铪薄膜铁电器件性能的方法，包括下列步骤：

在半导体衬底上生长底电极；

在所述底电极上生长掺杂氧化铪薄膜；

在掺杂氧化铪薄膜表面先利用ALD法生长第一层氮化钛；

利用PVD法在第一层氮化钛表面继续生长第二层氮化钛，形成上电极。

与现有技术相比，本发明达到了以下技术效果：先采用ALD法生长与掺杂氧化铪薄膜相接触的氮化钛，从而使得掺杂氧化铪薄膜的上表面得到优化，然后采用PVD法生长剩余氮化钛，以此避免了溅射时粒子轰击效应对掺杂氧化铪薄膜的损伤，从而最终提高了基于掺杂氧化铪薄膜铁电器件的性能。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。

图1为本发明提供的提高掺杂氧化铪薄膜铁电器件性能的方法流程图；

图2为本发明提供的电极—铁电层—电解结构示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。