[发明专利]内存自检装置及方法

权利要求书

1.一种内存自检装置，其特征在于，包括：

控制模块，用于根据输入的启动使能信号生成目标输入信号，并分别生成第一选择控制信号和第二选择控制信号；

第一选择模块，与所述控制模块通信连接，用于接收所述第一选择控制信号和所述目标输入信号，并对输入的外部控制信号和所述目标输入信号进行数据选择并产生第一选择输出信号以输出至待测存储模块；

第二选择模块，与所述控制模块和所述待测存储模块通信连接，用于接收所述第二选择控制信号和所述待测存储模块生成的第一存储输出信号，并对输入的初始信号和所述待测存储模块输出的第一存储输出信号进行数据选择并产生第二选择输出信号；

接收模块，与所述控制模块和所述待测存储模块通信连接，用于接收所述待测存储模块输出的第一存储输出信号和所述控制模块发送的检测控制信号；

其中，所述接收模块根据所述检测控制信号对所述第一存储输出信号进行检测并得到检测结果，所述控制模块根据所述检测结果输出目标输出信号。

2.根据权利要求1所述的内存自检装置，其特征在于，所述待测存储模块为RAM存储模块，所述控制模块包括处理单元和发送单元，所述处理单元用于在接收所述启动使能信号之后输出写控制信号至所述发送单元，并发送目标地址信号和第一选择控制信号至所述第一选择模块，所述发送单元用于根据写控制信号发送写数据至所述第一选择模块，所述第一选择模块根据所述第一选择控制信号对所述写数据、所述目标地址信号和外部控制信号进行数据选择并输出第一选择输出信号至所述RAM存储模块，所述RAM存储模块根据所述第一选择输出信号输出第一存储输出信号。

3.根据权利要求2所述的内存自检装置，其特征在于，所述处理单元还用于发送接收使能信号和所述读写控制信号至所述接收模块，所述接收模块在接收到所述第一存储输出信号之后，根据所述读写控制信号对所述第一存储输出信号进行检测，所述处理单元根据所述接收模块的检测结果输出目标输出信号。

4.根据权利要求2所述的内存自检装置，其特征在于，所述启动使能信号的连续高电平的周期至少大于四倍所述RAM存储模块的地址深度的时钟周期。

5.根据权利要求1所述的内存自检装置，其特征在于，所述待测存储模块为ROM存储模块，所述目标输入信号为读地址信号，所述接收模块还用于接收外部输入的检测比对信号，所述控制模块根据在接收所述启动使能信号后输出读地址信号和第一选择控制信号至所述第一选择模块，所述第一选择模块根据所述第一选择控制信号以选择所述读地址信号作为第一选择输出信号并输出至所述ROM存储模块。

6.根据权利要求5所述的内存自检装置，其特征在于，所述控制模块用于发送接收使能信号至所述接收模块，所述接收模块接收到所述接收使能信号后对所述第一存储输出信号和所述检测比对信号进行检测并产生检测结果，所述控制模块根据所述检测结果输出目标输出信号。

7.根据权利要求5所述的内存自检装置，其特征在于，所述启动使能信号的连续高电平的周期至少大于所述ROM存储模块的地址深度的时钟周期。

8.根据权利要求2或5所述的内存自检装置，其特征在于，在所述控制模块接收所述启动使能信号之后，所述第二选择模块将所述初始信号作为第二选择输出信号向外输出，

9.一种内存自检方法，其特征在于，包括：

提供权利要求1至8任一项所述的内存自检装置；

输入启动使能信号至所述控制模块，并通过所述控制模块输出目标输入信号和第一选择控制信号至第一选择模块；

所述第一选择模块根据所述第一选择控制信号进行信号选择并输出第一选择输出信号至待测存储模块；

通过所述控制模块发送检测控制信号至所述接收模块，所述接收模块接收检测控制信号和所述待测存储模块产生的第一存储输出信号并对所述第一存储输出信号进行检测，以得到检测结果；

所述控制模块根据所述接收模块的检测结果输出目标输出信号，完成检测。