[发明专利]内存自检装置及方法

说明书

本发明提供了一种内存自检装置及方法，包括控制模块，用于根据输入的启动使能信号生成目标输入信号，并分别生成第一选择控制信号和第二选择控制信号；第一选择模块，用于接收第一选择控制信号和目标输入信号，并输出第一选择输出信号至待测存储模块；第二选择模块，用于接收第二选择控制信号和第一存储输出信号，并对初始信号和第一存储输出信号进行数据选择并产生第二选择输出信号；接收模块，用于接收第一存储输出信号和检测控制信号；其中，接收模块根据检测控制信号对第一存储输出信号进行检测并得到检测结果，控制模块根据检测结果输出目标输出信号。本发明能够对存储器进行有效检查，提高检测效率，且减少了逻辑资源的占用。

技术领域

本发明涉及半导体芯片技术领域，尤其涉及一种内存自检装置及方法。

背景技术

芯片生产过程中很可能引入缺陷，造成产品故障，因此半导体厂商必须在上市前对器件进行全面测试，排除故障芯片，缩短失效率曲线的早期失效期。而在正常使用阶段，没有外部测试器，产品也需要内部测试电路检查自身的故障。

互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)是指制造大规模集成电路芯片用的一种技术或用这种技术制造出来的芯片，而CMOS图像传感器(CMOS image sensor，CIS)芯片集成了多块存储器，包括可反复读写的随机存取存储器(Random Access Memory，RAM)与只读寄存器(Read-Only Memory，ROM)，例如存储图像数据的DataRAM、微控制单元(Microcontroller Unit，MCU)启动需要的启动芯片以及图像信号处理(Image Signal Processing，ISP)芯片需要的内存。存储芯片出现缺陷会直接影响到图像质量，因此需要在芯片启动时对存储器进行检查。

因此，有必要提供一种新型的内存自检装置及方法以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种内存自检装置及方法，能够对存储器进行有效检查，提高了检测效率，且减少了逻辑资源的占用。

为实现上述目的，本发明的所述一种内存自检装置，包括:

控制模块，用于根据输入的启动使能信号生成目标输入信号，并分别生成第一选择控制信号和第二选择控制信号；

第一选择模块，与所述控制模块通信连接，用于接收所述第一选择控制信号和所述目标输入信号，并对输入的外部控制信号和所述目标输入信号进行数据选择并产生第一选择输出信号以输出至待测存储模块；

第二选择模块，与所述控制模块和所述待测存储模块通信连接，用于接收所述第二选择控制信号和所述待测存储模块生成的第一存储输出信号，并对输入的初始信号和所述待测存储模块输出的第一存储输出信号进行数据选择并产生第二选择输出信号；

接收模块，与所述控制模块和所述待测存储模块通信连接，用于接收所述待测存储模块输出的第一存储输出信号和所述控制模块发送的检测控制信号；

其中，所述接收模块根据所述检测控制信号对所述第一存储输出信号进行检测并得到检测结果，所述控制模块根据所述检测结果输出目标输出信号。

本发明所述内存自检装置的有益效果在于：所述内存自检装置通过控制模块接收外部的启动使能信号之后生成第一选择控制信号、第二选择控制信号和目标输入信号，以便于后续第一选择模块根据第一选择控制信号进行数据选择并将第一选择输出信号输出至待测存储模块，在待测存储模块根据第一选择输出信号产生第一存储输出信号之后，接收模块接收所述控制模块发出的检测控制信号之后对第一存储输出信号进行检测，控制模块则根据检测结果输出目标输出信号，以便于根据目标输出信号获取最终的检测结果，整个内存自检装置算法固定，逻辑简单，从而相对于目前兼容JTAG接口的内存自检设备使用的逻辑器件数量更少，在实现存储器自检的同时，减少了整体的逻辑资源消耗。