[发明专利]一种用于高速通信的并行基带解调器系统

权利要求书

1.一种用于高速通信的并行基带解调器系统，其特征在于，所述系统为两路并行的信号处理架构，所述系统包括：按信号传输的方向依次设置的ADC采样单元、匹配滤波器、定时同步模块、IQ不平衡校正模块、IQ自适应交换模块、帧同步模块、数字增益控制模块、载波同步模块、均衡器、解映射单元和译码单元，所述系统还包括两个EVM计算模块和误码率计算模块，所述两个EVM计算模块分别与帧同步模块和均衡器连接，所述误码率计算模块与译码单元连接；

所述ADC采样单元输出多路并行化处理的信号；所述匹配滤波器为多路并行的根升余弦滤波器；所述定时同步模块采用多路并行的基于Gardner算法的定时同步算法；所述IQ不平衡校正模块采用多路并行的IQ不平衡校正算法；所述帧同步模块采用多路并行的基于恒包络零自相关序列的多个符号的帧结构；所述数字增益控制模块采用多路并行的功率平滑滤波的数字AGC算法；所述载波同步模块采用多路并行的基于判决反馈和二阶锁相环的载波频偏估计算法；所述均衡器采用多路并行的基于硬判决和已知信息的最小均方算法；所述解映射单元采用多路并行的格雷码解映射算法；所述译码单元采用多路并行的基于PRBS31解映射算法。

2.根据权利要求1所述的用于高速通信的并行基带解调器系统，其特征在于，所述ADC采样单元的采样频率为10Gsps、采样位宽为8bit。

3.根据权利要求1所述的用于高速通信的并行基带解调器系统，其特征在于，所述匹配滤波器为基于快速FIR滤波器的多路并行的根升余弦滤波器。

4.根据权利要求1所述的用于高速通信的并行基带解调器系统，其特征在于，所述定时同步模块包括：按信号处理的顺序依次设置的速率变换单元、数据选择单元、插值器、定时误差检测单元、环路滤波器和数字振荡器。

5.根据权利要求4所述的用于高速通信的并行基带解调器系统，其特征在于，所述插值器为基于Farrow结构的立方Lagrange插值器。

6.根据权利要求1所述的用于高速通信的并行基带解调器系统，其特征在于，所述载波同步模块包括：按信号传输的方向依次连接的相位补偿单元、硬判决单元、鉴相单元、环形滤波器和数字振荡器。

7.根据权利要求1所述的用于高速通信的并行基带解调器系统，其特征在于，所述均衡器包括按信号传输方向依次设置的多路并行快速FIR滤波器、硬判决单元和系数更新单元。