[发明专利]具有掩埋接触和围栏的半导体存储器件

说明书

本公开提供了具有改善的元件性能和可靠性的半导体存储器件。所述半导体存储器件包括：衬底；栅电极，所述栅电极在所述衬底中沿第一方向延伸；多个掩埋接触，所述多个掩埋接触位于所述衬底上；以及围栏，所述围栏位于相邻的掩埋接触之间的沟槽中。所述围栏位于所述栅电极上。所述围栏包括间隔物膜和填充膜，所述间隔物膜位于所述沟槽的侧壁上并且沿与所述第一方向相交的第二方向延伸，所述填充膜位于所述沟槽中并且位于所述间隔物膜上。相对于所述衬底，所述间隔物膜的上表面低于所述填充膜的上表面。

技术领域

本公开涉及半导体存储器件。

背景技术

随着半导体元件变得越来越高度集成，单独的电路图案变得更加精细，以在相同的面积内实现更多半导体元件。即，随着半导体元件的集成度增加，半导体元件的组件的设计规则降低。

在高度微缩的半导体元件中，形成多个掩埋接触(BC)和介于它们之间的围栏的工艺会变得越来越复杂和困难。

发明内容

本公开的各方面提供了具有改善的元件性能和可靠性的半导体存储器件。

然而，本公开的各方面不限于这里阐述的方面。通过参考下面给出的本公开的详细描述，对于本公开所属领域的普通技术人员而言，本公开的以上和其他方面将变得更加明显。

根据本公开的一些实施例，提供了一种半导体存储器件，其包括：衬底；栅电极，所述栅电极在所述衬底中沿第一方向延伸；多个掩埋接触，所述多个掩埋接触位于所述衬底上；沟槽，所述沟槽位于所述多个掩埋接触中的相邻的掩埋接触之间；以及围栏，所述围栏位于所述沟槽中。所述围栏位于所述栅电极上。所述围栏包括间隔物膜和填充膜，所述间隔物膜位于所述沟槽的侧壁上并且沿与所述第一方向相交的第二方向延伸，所述填充膜位于所述沟槽中并且位于所述间隔物膜上。相对于所述衬底，所述间隔物膜的上表面低于所述填充膜的上表面。

根据本公开的一些实施例，提供了一种半导体存储器件，其包括：衬底；栅电极，所述栅电极在所述衬底中沿第一方向延伸；多个掩埋接触，所述多个掩埋接触位于所述衬底上；以及围栏，所述围栏位于所述多个掩埋接触中的相邻的掩埋接触之间的沟槽中。所述围栏位于所述栅电极上。所述围栏包括间隔物膜和填充膜，所述间隔物膜位于所述沟槽的侧壁上并且沿与所述第一方向相交的第二方向延伸，所述填充膜位于所述沟槽中并且位于所述间隔物膜上。所述填充膜包括在与所述第一方向和所述第二方向相交的第三方向上具有第一宽度的第一部分和位于所述第一部分上的在所述第三方向上具有第二宽度的第二部分。所述第二宽度大于所述第一宽度，并且所述填充膜的所述第二部分在所述第二方向上与所述间隔物膜至少部分地交叠。

根据本公开的一些实施例，提供了一种半导体存储器件，其包括：衬底；栅极结构，所述栅极结构包括沿第一方向延伸的栅电极和位于所述栅电极上的栅极覆盖图案。所述栅极结构在所述衬底中延伸。所述半导体存储器件包括位于所述衬底上的多个掩埋接触和位于所述多个掩埋接触中的相邻的掩埋接触之间的沟槽中的围栏。所述围栏位于所述栅电极上。所述沟槽的底表面由所述栅极覆盖图案的顶表面限定。所述围栏包括成对的间隔物膜和填充膜，所述成对的间隔物膜位于所述沟槽的相应的侧壁上并且沿与所述第一方向相交的第二方向延伸，所述填充膜位于所述沟槽中并且位于所述成对的间隔物膜上。所述填充膜包括在与所述第一方向和所述第二方向相交的第三方向上具有第一宽度的第一部分和在所述第三方向上具有第二宽度的第二部分。所述第二部分位于所述第一部分上，并且所述第二宽度大于所述第一宽度。相对于所述衬底，所述成对的间隔物膜中的一者的上表面低于所述填充膜的所述第二部分的上表面。所述成对的间隔物膜沿着所述沟槽的所述底表面彼此分开。

附图说明

根据以下结合附图对实施例进行的描述，这些和/或其他方面将变得明显和更易于理解，在附图中：

图1是用于说明根据一些实施例的半导体存储器件的布局图。

图2是沿着图1的A-A截取的截面图。

图3是沿着图1的B-B截取的截面图。