[发明专利]一种双总线接口的嵌入式控制电路、芯片和电子设备

权利要求书

1.一种嵌入式控制电路，其特征在于，包括：

一个或多个外设模块；

处理器，与所述一个或多个外设模块连接；

第一总线接口电路，与所述一个或多个外设模块连接；

第二总线接口电路，与所述一个或多个外设模块连接；

总线接口选择电路，被配置为与主机处理器通信，并可操作地将所述第一总线接口电路或所述第二总线接口电路连接至所述主机处理器。

2.根据权利要求1所述的嵌入式控制电路，其特征在于，所述总线接口选择电路，被配置为基于初始化配置，将所述第一总线接口电路或所述第二总线接口电路连接至所述主机处理器。

3.根据权利要求1所述的嵌入式控制电路，其特征在于，所述一个或多个外设模块，包括：一个或多个第一外设模块，所述一个或多个第一外设模块中的每个第一外设模块包括第一接口和第二接口；

其中，所述嵌入式控制电路还包括：第一总线，连接在每个第一外设模块的第一接口与所述第一总线接口电路及所述第二总线接口电路之间；第二总线，连接在每个第一外设模块的第二接口与所述处理器之间；

其中，所述第一总线接口电路及所述第二总线接口电路，被配置为通过所述第一总线访问所述一个或多个第一外设模块；所述处理器，被配置为通过所述第二总线访问所述一个或多个第一外设模块。

4.根据权利要求3所述的嵌入式控制电路，其特征在于，至少一个所述第一外设模块，包括：仲裁逻辑电路，所述仲裁逻辑电路被配置为：

在所述第一外设模块被所述主机处理器访问时，将所述第一外设模块的第二接口与所述第二总线断开；和/或

在所述第一外设模块被所述处理器访问时，将所述第一外设模块的第一接口与所述第一总线断开。

5.根据权利要求4所述的嵌入式控制电路，其特征在于，所述仲裁逻辑电路还被配置为：

在所述第一外设模块被所述主机处理器释放时，将所述第一外设模块的第二接口与所述第二总线连接；和/或

在所述第一外设模块被所述处理器释放时，将所述第一外设模块的第一接口与所述第二总线连接。

6.根据权利要求1至5中任一项所述的嵌入式控制电路，其特征在于，所述一个或多个外设模块包括：一个或多个第二外设模块；

其中，所述嵌入式控制电路还包括：

电路系统；

第三总线，连接在所述一个或多个第二外设模块与所述电路系统之间，以及连接在所述一个或多个第二外设模块与及所述处理器；

其中，所述电路系统，被配置为通过所述第一总线接口电路或所述第二总线接口电路与所述主机处理器通信，基于所述主机处理器的命令通过所述第三总线访问所述一个或多个第二外设模块；所述处理器，被配置为通过所述第三总线访问所述一个或多个第二外设模块。

7.根据权利要求6所述的嵌入式控制电路，其特征在于，所述第一总线接口电路和/或所述第二总线接口电路被配置为：

基于访问的目标地址确定所述主机处理器访问的是所述第一外设模块还是所述第二外设模块；

在所述主机处理器访问所述一个或多个第一外设模块的情况下，通过所述第一总线访问所述一个或多个第一外设模块；

在所述主机处理器访问所述一个或多个第二外设模块的情况下，向所述电路系统转发所述主机处理器的访问命令。

8.根据权利要求6所述的嵌入式控制电路，其特征在于，所述电路系统被配置为：

基于访问的目标地址确定所述主机处理器访问的是否为所述一个或多个第二外设模块；

在所述主机处理器访问所述一个或多个第二外设模块的情况下，基于所述主机处理器的命令通过所述第三总线访问所述一个或多个第二外设模块。

9.根据权利要求6所述的嵌入式控制电路，其特征在于，还包括：第四总线，连接在所述处理器与所述电路系统之间。