[发明专利]存储器

说明书

本发明提供了一种存储器。利用位线和绝缘线界定出节点接触窗，并使填充在节点接触窗中的接触插塞还向上凸出节点接触窗，并进一步利用间隔结构间隔相邻的接触插塞，以及所述间隔结构中还形成有第一空隙，如此即有利于降低相邻的接触插塞之间的介质材料的介电常数，有效改善器件的寄生效应。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器。

背景技术

随着半导体技术的发展，集成电路内半导体元件的密度随之增加，相邻的半导体元件之间的间距也随之缩小，进而导致相邻的传导部之间所产生的寄生效应越来越不容忽视。

具体的，针对动态随机存储器(Dynamic Random Access Memory，DRAM)而言，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元，以及所述存储器还具有多条位线，每一位线分别与相应的存储单元电性连接，并且所述存储器还包括存储电容器，所述存储电容器用于存储代表存储信息的电荷，以及所述存储单元可通过一接触插塞电性连接所述存储电容器，从而实现各个存储单元的存储功能。如上所述，随着半导体尺寸的不断缩减，半导体元件的排布密集度的增加，此时相应的会使得例如相邻的位线之间、相邻的接触插塞之间等会存在较大的寄生效应，进而影响器件的性能。

发明内容

本发明的目的在于提供一种存储器，以解决现有的存储器中存在较大的寄生效应的问题。

为解决上述技术问题，本发明提供一种存储器，包括：

衬底；

多条位线和多条绝缘线，形成在所述衬底上，并且所述位线和所述绝缘线相交以界定出多个节点接触窗；

接触插塞，填充在所述节点接触窗中，以及所述接触插塞的顶部还向上凸出所述节点接触窗，并在相邻的接触插塞凸出的顶部之间界定出凹槽；

间隔结构，填充所述凹槽以间隔相邻的接触插塞，其中所述间隔结构至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处所述间隔结构中还形成有第一空隙。

可选的，所述间隔结构包括第一隔离层和第二隔离层，所述第一隔离层至少覆盖所述凹槽的侧壁和底部，并且在侧壁和底部相接的拐角处所述第一隔离层中还形成有所述第一空隙，以及所述第二隔离层形成在所述第一隔离层上并填充所述凹槽。

可选的，所述第二隔离层中形成有第二空隙。

可选的，所述第一空隙还与所述接触插塞直接接触。

可选的，所述位线包括位线导电部、覆盖位线导电部顶表面的位线遮蔽层以及覆盖位线导电部侧壁的位线侧墙；其中，所述位线侧墙包括第一侧墙、第二侧墙以及夹持在所述第一侧墙和所述第二侧墙之间的第三空隙。

可选的，在同一侧壁上的位线侧墙中的第三空隙沿着位线的延伸方向连续延伸。

可选的，所述第三空隙中正对在所述间隔结构下方的开口被所述第一隔离层封盖。

可选的，所述接触插塞凸出的顶部还横向延伸至所述位线和/或所述绝缘线的顶表面上。

可选的，所述接触插塞凸出的顶部相对于所述接触插塞的底部部分平移至所述位线和/或所述绝缘线的顶表面上；其中，所述顶部相对于所述底部平移而延伸出的尺寸大于所述顶部相对于所述底部平移而内缩的尺寸。

可选的，相邻的接触插塞凸出的顶部之间的凹槽还进一步延伸至正下方的位线和绝缘线中，以使所述间隔结构的底部延伸至所述位线和所述绝缘线中。

可选的，所述存储器还包括存储电容器，以及所述存储电容器的下电极电性连接至所述接触插塞的顶部。