[发明专利]基于三值忆阻器交叉阵列的编码-存储-译码电路

权利要求书

1.基于三值忆阻器交叉阵列的编码-存储-译码电路，其特征在于，包括：

包括三值编码器电路、三值忆阻器交叉阵列、三值信号转换电路和三值译码器电路四个部分；

所述的三值编码器电路包括编码器运行电压源、三个输入三值忆阻器、三个电压控制型开关、三个置位电压源；

编码器运行电压源V_Run1的正极接第一编码器输入三值忆阻器M_in1的正极和第一编码器电压控制型开关S_En1的负极，第一编码器输入三值忆阻器M_in1的负极接第一编码器电压控制型开关S_En1的正极、第二编码器电压控制型开关S_En2的负极、第二编码器输入三值忆阻器M_in2的正极，第二编码器输入三值忆阻器M_in2的负极接第二编码器电压控制型开关S_En2的正极、第三编码器电压控制型开关S_En3的负极、第三编码器输入三值忆阻器M_in3的正极，第三编码器输入三值忆阻器M_in3的负极接第三编码器电压控制型开关S_En3的正极；编码器置0电压源V_Set0的正极接第一编码器电压控制型开关S_En1的一个控制端，编码器置1电压源V_Set1的正极接第二编码器电压控制型开关S_En2的一个控制端，编码器置2电压源V_Set2的正极接第三编码器电压控制型开关S_En3的一个控制端，第一编码器电压控制型开关S_En1、第二编码器电压控制型开关S_En2、第三编码器电压控制型开关S_En3的另一个控制端连接，作为三值编码器电路输出端，与三值忆阻器交叉阵列第一行中的输入控制电压源V的负极连接；编码器运行电压源V_Run1的负极、编码器置0电压源V_Set0的负极、编码器置1电压源V_Set1的负极、编码器置2电压源V_Set2的负极、第三编码器输入三值忆阻器M_in3的负极接地；

所述的三值忆阻器交叉阵列包括m×n个阵列单元，每行结构包括输入控制电压源V、晶体管控制电压源V_dd、开关S，以及n个阵列单元；每个阵列单元包括一个三值忆阻器M和一个PMOS管T，PMOS管的漏极接三值忆阻器M的正极；同一行每个阵列单元的PMOS管的栅极串连，接晶体管控制电压源V_dd的正极，同一行每个阵列单元的PMOS管的源极串连后，通过开关S接输入控制电压源V的正极；

每列结构包括一个双向开关K、一个电阻R和m个阵列单元，同一列每个阵列单元中三值忆阻器M的负极串连后接双向开关K的常闭端，双向开关K的一个开合端作为读电路选择端通过电阻R接地，双向开关K的另一个开合端作为写电路选择端直接接地；

相邻两行结构的输入控制电压源V的负极通过隔断开关Z连接，第一行的输入控制电压源V的负极与三值编码器电路输出端连接，最后一行的输入控制电压源V的负极通过隔断开关Z接地，每行结构的晶体管控制电压源V_dd的负极串连后接地；

所述的三值信号转换电路包括两个置位电压源、两个电压控制型开关、一个三值忆阻器和接地开关J；第一转换电压控制型开关S_T1的正极和第二转换电压控制型开关S_T2的正极，接三值忆阻器交叉阵列中第一列的双向开关K的读电路选择端，第一转换电压控制型开关S_T1的负极和第二转换电压控制型开关S_T2的负极接地；第一转换电压控制型开关S_T1的一个控制端和第二转换电压控制型开关S_T2的一个控制端串联后接转换输出三值忆阻器M_in的正极，转换输出三值忆阻器M_in的负极通过接地开关J接地；第一转换电压控制型开关S_T1的另一个控制端接转换置1电压源V_T1的正极，第二转换电压控制型开关S_T2的另一个控制端接转换置2电压源V_T2的正极，转换置1电压源V_T1和转换置2电压源V_T2的负极接地；

所述的三值译码器电路包括译码器运行电压源、三个输出三值忆阻器、六个电压控制型开关、一个置位电压源、一个辅助电阻和译码控制开关；

第一译码器电压控制型开关S_De1的负极、第二译码器电压控制型开关S_De2的负极、第三译码器电压控制型开关S_De3的负极、第四译码器电压控制型开关S_De4的正极、第五译码器电压控制型开关S_De5的正极、第六译码器电压控制型开关S_De6的正极连接后接三值信号转换电路中转换输出三值忆阻器M_in的负极和辅助电阻R′的一端；第一译码器电压控制型开关S_De1的正极、第二译码器电压控制型开关S_De2的正极、第三译码器电压控制型开关S_De3的正极连接后接三值信号转换电路中转换输出三值忆阻器M_in的正极，并通过译码控制开关K_De接译码器运行电压源V_Run2的正极；第四译码器电压控制型开关S_De4的负极、第五译码器电压控制型开关S_De5的负极、第六译码器电压控制型开关S_De6的负极接地；

第一译码器输出三值忆阻器M_out1的正极接第一译码器电压控制型开关S_De1的一个控制端，第一译码器电压控制型开关S_De1的另一个控制端接第四译码器电压控制型开关S_De4的一个控制端；第二译码器输出三值忆阻器M_out2的正极接第二译码器电压控制型开关S_De2的一个控制端，第二译码器电压控制型开关S_De2的另一个控制端接第五译码器电压控制型开关S_De5的一个控制端；第三译码器输出三值忆阻器M_out3的正极接第三译码器电压控制型开关S_De3的一个控制端，第三译码器电压控制型开关S_De3的另一个控制端接第六译码器电压控制型开关S_De6的一个控制端；第四译码器电压控制型开关S_De4的另一个控制端、第五译码器电压控制型开关S_De5的另一个控制端、第六译码器电压控制型开关S_De6的另一个控制端连接后接译码器置1电压源V_Set1的正极；第一译码器输出三值忆阻器M_out1的负极、第二译码器输出三值忆阻器M_out2的负极、第三译码器输出三值忆阻器M_out3的负极、译码器运行电压源V_Run2的负极、译码器置1电压源V_Set1的负极、辅助电阻R′的另一端接地。