[发明专利]基于三值忆阻器交叉阵列的编码-存储-译码电路

说明书

本发明公开了一种基于三值忆阻器交叉阵列的编码‑存储‑译码电路。本发明包括四部分，其中：三值编码器电路包括编码器运行电压源、三个输入三值忆阻器、三个电压控制型开关、三个置位电压源。三值忆阻器交叉阵列包括多个阵列单元，每行结构包括输入控制电压源、晶体管控制电压源、开关和n个阵列单元，每列结构包括双向开关、电阻和m个阵列单元。三值信号转换电路包括两个置位电压源、两个电压控制型开关、一个三值忆阻器和接地开关。三值译码器电路包括译码器运行电压源、三个输出三值忆阻器、六个电压控制型开关、置位电压源、辅助电阻和译码控制开关。本发明结构清晰简单，易于实现，对于基于忆阻器的非易失性存储领域的应用研究具有重要意义。

技术领域

本发明属于电路设计技术领域，涉及一种基于三值忆阻器交叉阵列的非易失性存储应用电路设计，具体涉及一种基于三值忆阻器交叉阵列的编码-存储-译码电路。

背景技术

近年来，在冯诺伊曼体系结构中，数据的存储和处理是相互独立的，处理器和内存之间的信息传输耗费了大量的时间和功耗。但是当前处理器的性能正以惊人的速率增长，内存访问速度的增长却要迟缓得多，这造成了计算机的“存储墙”问题。解决“存储墙”问题的关键就在于将处理器的“计算”和内存的“存储”合二为一。忆阻器因其体积小，功耗低，非易失性的特点，作为存储单元有着天然的优势，且忆阻器有望替代传统CMOS晶体管器件来进行数字逻辑运算，因此基于忆阻器的存储器可以集“计算”与“存储”于一体，实现存算一体化。

大量的忆阻器可以在一个微观的空间中相互连接，组成忆阻器交叉阵列结构。该结构融合了忆阻器的天然存储优势和交叉阵列大规模并行处理和计算的特点，将具有显著的存算一体化优势，包括巨大的存储量，超高的存储密度和存取速度。目前研究的忆阻器交叉阵列主要是基于二值忆阻器实现，阵列中能够存储的信息量较少，且只能实现二值逻辑。而基于三值忆阻器的交叉阵列可以存储三值信号，不仅能够有效提高非易失性存储器的存储密度，还可以利用其实现三值数字逻辑电路。由于实际电路中存在的多为二值信号，直接存储到交叉阵列中需要耗费较多的阵列单元，因此，构建一种可以将多路二值信号转换为一路三值信号后，再存入三值忆阻器交叉阵列，并能将阵列中取出的三值信号还原为二值信号的电路结构能够进一步完善基于忆阻器的非易失性存储器的存储功能，对现代信息电路的发展具有一定的促进作用。

发明内容

本发明的目的是提出一种基于三值忆阻器交叉阵列的编码-存储-译码电路。

本发明具体技术方案如下：

包括三值编码器电路、三值忆阻器交叉阵列、三值信号转换电路和三值译码器电路四个部分。

所述的三值编码器电路包括编码器运行电压源、三个输入三值忆阻器、三个电压控制型开关、三个置位电压源。