[发明专利]浮点数处理装置、方法、电子设备、存储介质及芯片

权利要求书

1.一种浮点数处理装置，其特征在于，所述装置包括：选择器和加法器；其中，所述加法器与所述选择器相连；

所述选择器，用于将获取到的多个待处理浮点数中，每个所述待处理浮点数的符号位扩展至目标位宽，得到多个扩展后浮点数；其中，所述目标位宽与所述待处理浮点数的总数量匹配；

所述加法器，用于将所述多个扩展后浮点数进行累加处理，得到目标浮点数。

2.根据权利要求1所述的装置，其特征在于，所述装置还包括：比较器；所述比较器与所述加法器相连；

所述加法器，还用于将所述目标浮点数输入至所述比较器；

所述比较器，用于对所述目标浮点数进行规格化处理，得到目标处理结果，其中所述目标处理结果的格式与预设格式相匹配。

3.根据权利要求1或2所述的装置，其特征在于，所述装置还包括：对阶运算器，所述对阶运算器分别与所述加法器和所述选择器相连；所述对阶运算器包括减法器和移位器；

所述减法器，用于确定每个扩展后浮点数的初始指数、与目标指数之间的目标差值；其中，所述目标指数为基于多个扩展后浮点数的初始指数确定的；

所述移位器，用于针对每个扩展后浮点数，将所述扩展后浮点数的初始指数对齐至所述目标指数，并基于所述扩展后浮点数对应的目标差值，对所述扩展后浮点数的尾数进行右移，得到处理后浮点数；并将所述处理后浮点数输入至所述加法器；

所述加法器，用于将所述多个处理后浮点数的尾数进行累加处理，得到目标浮点数。

4.根据权利要求3所述的装置，其特征在于，所述选择器，在将获取到的多个待处理浮点数中，每个所述待处理浮点数的符号位扩展至目标位宽，得到多个扩展后浮点数时，用于：从多个待处理浮点数中选取两个待处理浮点数，将所述两个待处理浮点数的符号位扩展至目标位宽，得到两个扩展后浮点数；

所述减法器，用于将所述两个扩展后浮点数中的第一浮点数的初始指数作为目标指数；确定所述目标指数、与所述两个扩展后浮点数中的第二浮点数的初始指数的第一差值；其中，第一浮点数的初始指数大于第二浮点数的初始指数；

所述移位器，用于将所述第二浮点数的初始指数对齐至所述目标指数；并基于所述第一差值，将所述第二浮点数的尾数进行右移，得到处理后的第二浮点数；将所述第一浮点数和所述处理后的第二浮点数输入至所述加法器；

所述加法器，用于将所述第一浮点数和所述处理后的第二浮点数进行加法处理，得到中间浮点数。

5.根据权利要求4所述的装置，其特征在于，所述装置还包括：第一寄存器；所述第一寄存器分别与所述加法器、所述对阶运算器的减法器相连；

所述加法器，用于将得到的所述中间浮点数输入至所述第一寄存器；

所述第一寄存器，用于存储所述中间浮点数、和所述加法器发送的目标浮点数，并将所述中间浮点数发送给所述减法器。

6.根据权利要求5所述的装置，其特征在于，所述装置，还包括第二寄存器；所述第二寄存器与所述减法器相连；

所述第二寄存器，用于存储目标指数；并将所述目标指数发送给所述对阶模块的所述减法器。