[发明专利]存储器及其编程操作方法、外围电路以及存储系统

说明书

本申请提供了一种存储器及其编程操作方法、外围电路、及存储系统。所述存储器沿预设方向依序包括串联连接的阵列共源极、底部层级、中部层级、顶部层级以及位线，所述存储器的编程操作方法包括：进行编程操作的预充电，包括：向所述阵列共源极和所述位线提供第一电压；以及向所述存储器中的已编程态存储单元提供第二电压，以使所述已编程态存储单元中的沟道导通，其中，所述已编程态存储单元位于所述中部层级和所述顶部层级中的至少之一；以及对所述中部层级中的中部待编程存储单元进行编程操作。

技术领域

本申请涉及半导体技术领域，更具体地，涉及存储器的编程操作方法、外围电路、存储器以及存储系统。

背景技术

随着5G技术的应用、物联网应用的需求飞速增长，市场对于存储器的存储容量的需求日益增加。3D NAND Flash作为目前主流的存储器件，一般通过增加存储层数来增加存数容量。但在实际制作存储器的工艺中，由于深孔刻蚀工艺的局限性，一般会通过多次刻蚀来实现层数上的增加。例如，现有的主流产品已经采用了2层堆栈层的架构，未来堆栈层的数目可能会不断增加，如采用3堆栈层或者更多的堆栈层。

目前，在对3D NAND存储器进行编程操作时，通常会在该编程操作的预充电阶段向位于沟道源极侧端的源极端提供较大的正偏电压，以吸引沟道中的电子向源极端迁移并最终被该源极端吸收，从而降低沟道电荷密度。但是，随着3D NAND存储器中堆叠层数和堆叠层数目的增加，沟道长度越来越长堆叠层之间的结合区域越来越多，使得距离源极端较远处的沟道中的电子受到的电场力大小有限，而无法高效地向源极端迁移，进而导致在预充电阶段无法有效降低沟道电荷密度，编程干扰严重。

发明内容

本申请提供了一种存储器的编程操作方法，所述存储器沿预设方向依序包括串联连接的阵列共源极、底部层级、中部层级、顶部层级以及位线，所述方法包括：进行编程操作的预充电，包括：向所述阵列共源极和所述位线提供第一电压；以及向所述存储器中的已编程态存储单元提供第二电压，以使所述已编程态存储单元中的沟道导通，其中，所述已编程态存储单元位于所述中部层级和所述顶部层级中的至少之一；以及对所述中部层级中的中部待编程存储单元进行编程操作。

在一个实施方式中，所述第一电压小于所述第二电压。

在一个实施方式中，所述中部层级包括第二结合区域，用于电连接所述中部层级和所述顶部层级，其中，进行编程操作的预充电还包括：向所述第二结合区域提供所述第一电压；以及所述已编程态存储单元包括：所述顶部层级中的顶部已编程存储单元以及所述中部层级中的中部已编程存储单元。

在一个实施方式中，进行编程操作的预充电还包括：向所述存储器中的具有初始电压的单元提供所述第一电压，其中，具有初始电压的单元包括所述底部层级中的底部辅助单元和所述顶部层级中的顶部辅助单元中的至少之一。

在一个实施方式中，所述中部待编程存储单元与所述中部已编程存储单元相邻且位于所述中部已编程存储单元远离所述位线的一侧。

在一个实施方式中，进行编程操作的预充电的步骤包括：同时向所述阵列共源极、所述底部辅助单元、所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压。

在一个实施方式中，进行编程操作的预充电的步骤包括：在第一导通阶段，向所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压；以及在所述第一导通阶段之后的第二导通阶段，向所述阵列共源极和所述底部辅助单元提供所述第一电压。

在一个实施方式中，进行编程操作的预充电的步骤包括：在第一导通阶段，向所述阵列共源极和所述底部辅助单元提供所述第一电压；以及在所述第一导通阶段之后的第二导通阶段，向所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压。