[实用新型]锁存器、数据运算单元以及芯片

权利要求书

1.一种锁存器，其特征在于，包括：

输入端，用于输入数据；

时钟信号端，用于提供时钟信号；

锁存单元，与所述输入端连接，用于在所述时钟信号的控制下锁存从所述输入端输入的数据；

输出单元，与所述锁存单元连接，用于传输所述锁存单元输出的数据；所述输出单元与所述锁存单元之间具有一数据存储节点；

输出端，用于从所述输出单元读出数据；

漏电补偿单元，电性连接在所述数据存储节点和所述输出端之间，当所述锁存单元在所述时钟信号的控制下处于高阻状态时，所述漏电补偿单元用于基于所述输出端输出的数据，对所述数据存储节点进行漏电补偿。

2.根据权利要求1所述的锁存器，其特征在于，

所述漏电补偿单元包括：第一漏电补偿电路和第二漏电补偿电路；

所述第一漏电补偿电路的一端与所述数据存储节点连接，另一端与所述输出端连接；当所述数据存储节点处为高电平状态时，所述第一漏电补偿电路用于对所述数据存储节点进行漏电补偿；

所述第二漏电补偿电路的一端与所述数据存储节点连接，另一端与所述输出端连接；当所述数据存储节点处为低电平状态时，所述第二漏电补偿电路用于对所述数据存储节点进行漏电补偿。

3.根据权利要求2所述的锁存器，其特征在于，

所述第一漏电补偿电路包括：第一PMOS晶体管和第二PMOS晶体管；

所述第一PMOS晶体管的源极与电源连接，所述第一PMOS晶体管的栅极与所述输出端连接；所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的源极连接；

所述第二PMOS晶体管的栅极与电源连接；所述第二PMOS晶体管的漏极与所述数据存储节点连接；

所述第二漏电补偿电路包括：第一NMOS晶体管和第二NMOS晶体管；

所述第一NMOS晶体管的源极与地连接，所述第一NMOS晶体管的栅极与所述输出端连接；所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的源极连接；

所述第二NMOS晶体管的栅极与地连接；所述第二PMOS晶体管的漏极与所述数据存储节点连接。

4.根据权利要求2所述的锁存器，其特征在于，

所述第一漏电补偿电路包括：第一PMOS晶体管和第二PMOS晶体管；

所述第一PMOS晶体管的源极与电源连接，所述第一PMOS晶体管的栅极与电源连接；所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的源极连接；

所述第二PMOS晶体管的栅极与所述输出端连接；所述第二PMOS晶体管的漏极与所述数据存储节点连接；

所述第二漏电补偿电路包括：第一NMOS晶体管和第二NMOS晶体管；

所述第一NMOS晶体管的源极与地连接，所述第一NMOS晶体管的栅极与地连接；所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的源极连接；

所述第二NMOS晶体管的栅极与所述输出端连接；所述第二PMOS晶体管的漏极与所述数据存储节点连接。

5.根据权利要求1-3任一所述的锁存器，其特征在于，

所述锁存单元包括：反相器和第一传输门；

所述反相器与所述输入端连接，用于对所述输入端输入的数据进行反相操作；

所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述第一传输门与所述时钟信号端连接，用于控制所述锁存单元的状态，所述锁存单元的状态包括：高阻状态或导通状态。

6.根据权利要求5所述的锁存器，其特征在于，所述第一传输门为抗漏电器件。

7.根据权利要求1-3任一所述的锁存器，其特征在于，所述锁存单元包括：第二传输门。

8.根据权利要求1-3任一所述的锁存器，其特征在于，所述锁存单元包括：三态反相器。

9.一种数据运算单元，其特征在于，包括互联连接的控制电路、运算电路、多个锁存器，所述锁存器为权利要求1-8任一项所述的锁存器。

10.一种芯片，其特征在于，包括至少一个如权利要求9所述的数据运算单元。