[实用新型]一种减少显示缺陷的GIP电路

权利要求书

1.一种减少显示缺陷的GIP电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16、晶体管T17和电容C1，所述晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一GIP输出信号，所述晶体管T1的源极分别与晶体管T2的漏极、晶体管T11的源极、晶体管T6的源极、晶体管T9的漏极、晶体管T14的源极、晶体管T15的漏极、晶体管T8的源极和晶体管T10的漏极电连接，所述晶体管T2的源极分别与晶体管T5的栅极、晶体管T10的源极、晶体管T4的栅极、晶体管T14的漏极和电容C1的一端电连接，所述晶体管T3的源极分别与晶体管T5的漏极、晶体管T9的栅极、晶体管T6的栅极、晶体管T12的漏极、晶体管T7的栅极和晶体管T16的漏极电连接，所述晶体管T3的栅极分别与晶体管T3的漏极和晶体管T11的漏极电连接，所述晶体管T11的栅极与晶体管T6的漏极电连接，所述晶体管T4的源极分别与电容C1的另一端、晶体管T7的漏极、晶体管T13的漏极和晶体管T17的漏极电连接且晶体管T4的源极、电容C1的另一端、晶体管T7的漏极、晶体管T13的漏极和晶体管T17的漏极均接第二GIP输出信号，所述晶体管T8的栅极与晶体管T10的栅极电连接且晶体管T8的栅极和晶体管T10的栅极均接第三GIP输出信号，所述晶体管T5的源极分别与晶体管T9的源极、晶体管T14的栅极、晶体管T15的栅极、晶体管T12的源极、晶体管T7的源极、晶体管T16的源极和晶体管T17的源极电连接。

2.根据权利要求1所述的减少显示缺陷的GIP电路，其特征在于，所述晶体管T4的漏极接第一时钟信号，所述晶体管T12的栅极和晶体管T13的栅极均接第二时钟信号。

3.根据权利要求1所述的减少显示缺陷的GIP电路，其特征在于，所述晶体管T3的栅极、晶体管T3的漏极和晶体管T11的漏极均接电源的正极。

4.根据权利要求1所述的减少显示缺陷的GIP电路，其特征在于，所述晶体管T5的源极、晶体管T9的源极、晶体管T14的栅极、晶体管T15的栅极、晶体管T12的源极、晶体管T7的源极、晶体管T16的源极和晶体管T17的源极均接电源的负极。

5.根据权利要求1所述的减少显示缺陷的GIP电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16和晶体管T17均为N沟道MOS管。