[实用新型]一种减少显示缺陷的GIP电路

说明书

本实用新型涉及GIP电路技术领域，特别涉及一种减少显示缺陷的GIP电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16、晶体管T17和电容C1，晶体管T2的源极分别与晶体管T5的栅极、晶体管T10的源极、晶体管T4的栅极、晶体管T14的漏极和电容C1的一端电连接，通过改善Q点下拉TFT的漏电路径，从而维持Q点的电压准位，稳定GIP电路的输出波形，节约了改善GIP制程的成本，优化显示屏的显示效果。

技术领域

本实用新型涉及GIP电路技术领域，特别涉及一种减少显示缺陷的GIP电路。

背景技术

随着信息化的快速发展，显示面板的显示品质需求不断增加，而通常由于制程方面的不可控因素的影响，组成GIP(即Gate In Panel)电路的TFT阈值电压有可能小于0，这就给波形输出造成影响，从而造成显示缺陷。

实用新型内容

本实用新型所要解决的技术问题是：提供一种减少显示缺陷的GIP电路，用以改善GIP的输出波形，以优化显示屏的显示效果。

为了解决上述技术问题，本实用新型采用的技术方案为：

一种减少显示缺陷的GIP电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、晶体管T14、晶体管T15、晶体管T16、晶体管T17和电容C1，所述晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一GIP输出信号，所述晶体管T1的源极分别与晶体管T2的漏极、晶体管T11的源极、晶体管T6的源极、晶体管T9的漏极、晶体管T14的源极、晶体管T15的漏极、晶体管T8的源极和晶体管T10的漏极电连接，所述晶体管T2的源极分别与晶体管T5的栅极、晶体管T10的源极、晶体管T4的栅极、晶体管T14的漏极和电容C1的一端电连接，所述晶体管T3的源极分别与晶体管T5的漏极、晶体管T9的栅极、晶体管T6的栅极、晶体管T12的漏极、晶体管T7的栅极和晶体管T16的漏极电连接，所述晶体管T3的栅极分别与晶体管T3的漏极和晶体管T11的漏极电连接，所述晶体管T11的栅极与晶体管T6的漏极电连接，所述晶体管T4的源极分别与电容C1的另一端、晶体管T7的漏极、晶体管T13的漏极和晶体管T17的漏极电连接且晶体管T4的源极、电容C1的另一端、晶体管T7的漏极、晶体管T13的漏极和晶体管T17的漏极均接第二GIP输出信号，所述晶体管T8的栅极与晶体管T10的栅极电连接且晶体管T8的栅极和晶体管T10的栅极均接第三GIP输出信号，所述晶体管T5的源极分别与晶体管T9的源极、晶体管T14的栅极、晶体管T15的栅极、晶体管T12的源极、晶体管T7的源极、晶体管T16的源极和晶体管T17的源极电连接。

本实用新型的有益效果在于：

通过将晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一GIP输出信号，晶体管T2的源极分别与晶体管T5的栅极、晶体管T10的源极、晶体管T4的栅极、晶体管T14的漏极和电容C1的一端电连接，晶体管T4的源极分别与电容C1的另一端、晶体管T7的漏极、晶体管T13的漏极和晶体管T17的漏极电连接且晶体管T4的源极、电容C1的另一端、晶体管T7的漏极、晶体管T13的漏极和晶体管T17的漏极均接第二GIP输出信号，晶体管T8的栅极与晶体管T10的栅极电连接且晶体管T8的栅极和晶体管T10的栅极均接第三GIP输出信号，通过改善Q点(晶体管T2的源极、晶体管T5的栅极、晶体管T10的源极、晶体管T14的漏极、晶体管T4的栅极和电容C1的公共端点处)下拉TFT的漏电路径，从而维持Q点的电压准位，稳定GIP电路的输出波形，节约了改善GIP制程的成本，优化显示屏的显示效果。

附图说明

图1为根据本实用新型的一种减少显示缺陷的GIP电路的结构示意图；