[实用新型]具有自适应性能的三相可控硅调压系统

权利要求书

1.一种具有自适应性能的三相可控硅调压系统，其特征在于：设有输入接线单元（1），所述输入接线单元（1）有三相电端口A、B、C及可控硅导通角控制信号PWM端口和使能信号EN端口，所述三相电端口A、B、C与三相电同步采样变压器（2）的输入端相接，三相电同步采样变压器（2）的输出端与三相电同步处理单元（3）的输入端相接，三相电同步处理单元（3）的输出端、导通角控制信号PWM端口及使能信号EN端口均与可编程逻辑器件CPLD（4）的输入端相接，可编程逻辑器件CPLD（4）的输出端通过驱动隔离单元（5）与输出接线单元（6）相接，所述输出接线单元（6）设有六个可控硅导通角触发信号输出端口P1P2、P3P4、P5P6、P7P8、P9P10、P11P12。

2.根据权利要求1所述的具有自适应性能的三相可控硅调压系统，其特征在于：所述三相电同步处理单元（3）设有：

与三相电同步采样变压器（2）输出相电压Ta相接的由电阻R1、电容C1构成的一阶滤波电路，电容R1通过限流电阻R2与光耦U2的1脚相接，光耦U2的2脚接地Ty，光耦U2的3脚接数字电源地GND，光耦U2的4脚通过上拉电阻R3接数字电源+Vd并通过由电阻R4、电容C2组成的窄脉冲抑制电路接数字电源地GND，电阻R4的输出与六路施密特反向器U1的9脚相接，六路施密特反向器U1的8脚输出为与相电压Ta的同步方波数字信号Pa；

与三相电同步采样变压器（2）输出相电压Tb相接的由电阻R5、电容C3构成的一阶滤波电路，电容R5通过限流电阻R6与光耦U3的1脚相接，光耦U3的2脚接地Ty，光耦U3的3脚接数字电源地GND，光耦U3的4脚通过上拉电阻R7接数字电源+Vd并通过由电阻R8、电容C4组成的窄脉冲抑制电路接数字电源地GND，电阻R8的输出与六路施密特反向器U1的11脚相接，六路施密特反向器U1的10脚输出为与相电压Tb的同步方波数字信号Pb；

与三相电同步采样变压器（2）输出相电压Tc相接的由电阻R9、电容C5构成的一阶滤波电路，电容R9通过限流电阻R10与光耦U4的1脚相接，光耦U4的2脚接地Ty，光耦U4的3脚接数字电源地GND，光耦U4的4脚通过上拉电阻R11接数字电源+Vd并通过由电阻R12、电容C6组成的窄脉冲抑制电路接数字电源地GND，电阻R12的输出与六路施密特反向器U1的13脚相接，六路施密特反向器U1的12脚输出为与相电压Tc的同步方波数字信号Pc。

3.根据权利要求1或2所述的具有自适应性能的三相可控硅调压系统，其特征在于所述驱动隔离单元（5）设有：

与可编程逻辑器件CPLD（4）输出信号相接的T_1A端，T_1A端与由电阻R111、电容C111组成的窄脉冲抑制电路相接，电容C111的另一端接数字电源地GND，电阻R111与驱动芯片U9G的7脚相接，驱动芯片U9G的10脚与隔离式脉冲变压器T1的1脚相接，隔离式脉冲变压器T1的2脚连接至12V的供电电源，12V的供电电源通过电容C117接数字电源地GND，所述隔离式脉冲变压器T1的1脚、2脚之间连接有续流二极管D1，隔离式脉冲变压器T1的负输出3脚与连接相电压A的正向可控硅的K极连接脚AK+相接，隔离式脉冲变压器T1的正输出4脚通过正向二极管D7、限流电阻R117与连接相电压A的正向可控硅的G极连接脚AG+相接，在连接脚AG+和连接脚AK+之间设有反向并联续流二极管D13；

与可编程逻辑器件CPLD（4）输出信号相接的T_1B端，T_1B端与由电阻R112、电容C112组成的窄脉冲抑制电路相接，电容C112的另一端接数字电源地GND，电阻R112与驱动芯片U9F的6脚相接，驱动芯片U9F的11脚与隔离式脉冲变压器T2的1脚相接，隔离式脉冲变压器T2的2脚连接至12V的供电电源，所述隔离式脉冲变压器T2的1脚、2脚之间连接有续流二极管D2，隔离式脉冲变压器T2的负输出3脚与连接相电压A的负向可控硅的K极连接脚AK-相接，隔离式脉冲变压器T2的正输出4脚通过正向二极管D8、限流电阻R118与连接相电压A的负向可控硅的G极连接脚AG-相接，在连接脚AG-和连接脚AK-之间设有反向并联续流二极管D14；

与可编程逻辑器件CPLD（4）输出信号相接的T_2A端，T_2A端与由电阻R113、电容C113组成的窄脉冲抑制电路相接，电容C113的另一端接数字电源地GND，电阻R113与驱动芯片U9E的5脚相接，驱动芯片U9E的12脚与隔离式脉冲变压器T3的1脚相接，隔离式脉冲变压器T3的2脚连接至12V的供电电源，所述隔离式脉冲变压器T3的1脚、2脚之间连接有续流二极管D3，隔离式脉冲变压器T3的负输出3脚与连接相电压B的正向可控硅的K极连接脚BK+相接，隔离式脉冲变压器T3的正输出4脚通过正向二极管D9、限流电阻R119与连接相电压B的正向可控硅的G极连接脚BG+相接，在连接脚BG+和连接脚BK+之间设有反向并联续流二极管D15；

与可编程逻辑器件CPLD（4）输出信号相接的T_2B端，T_2B端与由电阻R114、电容C114组成的窄脉冲抑制电路相接，电容C114的另一端接数字电源地GND，电阻R114与驱动芯片U9D的4脚相接，驱动芯片U9D的13脚与隔离式脉冲变压器T4的1脚相接，隔离式脉冲变压器T4的2脚连接至12V的供电电源，所述隔离式脉冲变压器T4的1脚、2脚之间连接有续流二极管D4，隔离式脉冲变压器T4的负输出3脚与连接相电压B的负向可控硅的K极连接脚BK-相接，隔离式脉冲变压器T4的正输出4脚通过正向二极管D10、限流电阻R1110与连接相电压B的负向可控硅的G极连接脚BG-相接，在连接脚BG-和连接脚BK-之间设有反向并联续流二极管D16；

与可编程逻辑器件CPLD（4）输出信号相接的T_3A端，T_3A端与由电阻R115、电容C115组成的窄脉冲抑制电路相接，电容C115的另一端接数字电源地GND，电阻R115与驱动芯片U9C的3脚相接，驱动芯片U9C的14脚与隔离式脉冲变压器T5的1脚相接，隔离式脉冲变压器T5的2脚连接至12V的供电电源，所述隔离式脉冲变压器T5的1脚、2脚之间连接有续流二极管D5，隔离式脉冲变压器T5的负输出3脚与连接相电压C的正向可控硅的K极连接脚CK+相接，隔离式脉冲变压器T5的正输出4脚通过正向二极管D11、限流电阻R1111与连接相电压C的正向可控硅的G极连接脚CG+相接，在连接脚CG+和连接脚CK+之间设有反向并联续流二极管D17；

与可编程逻辑器件CPLD（4）输出信号相接的T_3B端，T_3B端与由电阻R116、电容C116组成的窄脉冲抑制电路相接，电容C116的另一端接数字电源地GND，电阻R116与驱动芯片U9A的1脚相接，驱动芯片U9A的16脚与隔离式脉冲变压器T6的1脚相接，隔离式脉冲变压器T6的2脚连接至12V的供电电源，所述隔离式脉冲变压器T6的1脚、2脚之间连接有续流二极管D6，隔离式脉冲变压器T6的负输出3脚与连接相电压C的负向可控硅的K极连接脚CK-相接，隔离式脉冲变压器T6的正输出4脚通过正向二极管D12、限流电阻R1112与连接相电压C的负向可控硅的G极连接脚CG-相接，在连接脚CG-和连接脚CK-之间设有反向并联续流二极管D18。