[实用新型]半导体结构及半导体封装

说明书

本申请实施例涉及半导体结构及半导体封装。根据一实施例的半导体结构，其包括：裸片，其具有第一表面；邻近所述第一表面的互连组件；以及钝化结构，其在所述第一表面上且围绕所述互连组件，其中所述钝化结构包括：第一介电体，其具有面向所述裸片的所述第一表面的第一侧以及与所述第一侧相对的第二侧；以及第二介电体，其与所述第一介电体的所述第二侧接触。

技术领域

本申请实施例涉及半导体领域，特别是涉及半导体结构及半导体封装。

背景技术

裸片对裸片(die-to-die)堆叠可以应用在在各种各样的的半导体封装产品中，这些半导体封装产品可以是如高宽带存储器(High Bandwidth Memory,HBM)、混合存储立方体(Hybrid Memory Cube,HMC)以及采用宽输入/输出(Wide Input/Output,Wide I/O)技术的封装的三维集成电路(Three Dimensional Integrated Circuit,3DIC)。在裸片堆叠结构中的裸片的背侧可以发现普遍的缺陷，具体地，在导电垫下方的钝化层由于异构界面(Heterogeneous Interface)之间的热膨胀系数(Coefficient of Thermal Expansion,CTE)的失配，易于裂开。例如，背侧钝化层(例如，氧化物)与底部填充材料(Underfill)和导电垫交界，很可能会在热过程或压力(例如，热压接合、混合接合等)过程之后观察到裂纹(Crack)。此外，由于通过低温化学气相沉积(Chemical Vapor Deposition,CVD)生长的钝化层具有更高的孔隙率，随着时间的流逝，水分将被吸收，并进一步削弱钝化层的机械强度。

钝化层中的裂纹可能引起堆叠的裸片间的连接失效、热问题、可靠性问题以及高生产成本。

实用新型内容

本申请实施例的目的之一在于提供一种半导体结构及半导体封装，其可以防止堆叠的裸片中的钝化层产生裂纹以及机械强度的降低，从而提高了堆叠的裸片的可靠性和降低生产成本。

本申请的一些实施例提供了一种半导体结构。所述半导体结构包括：裸片 (Die)，其具有第一表面；邻近所述第一表面的互连组件；以及钝化(Passivation) 结构，其在所述第一表面上且围绕所述互连组件(Interconnect Component)，其中所述钝化结构包括：第一介电体(Dielectric)，其具有面向所述裸片的所述第一表面的第一侧以及与所述第一侧相对的第二侧；以及第二介电体，其与所述第一介电体的所述第二侧接触。

在本申请的一些实施例中，所述第二介电体进一步与所述第一介电体的所述第一侧和所述裸片的所述第一表面接触。

在本申请的一些实施例中，所述第二介电体进一步与所述互连组件和所述第一介电体的第三侧接触。

在本申请的一些实施例中，所述半导体结构进一步包括在所述互连组件与所述第二介电体之间的衬垫(Liner)，其中所述衬垫的顶部表面与所述第一介电体的所述第二侧横向对齐。

在本申请的一些实施例中，所述半导体结构进一步包括在所述互连组件与所述第二介电体之间的衬垫(Liner)，其中所述衬垫的顶部表面与所述第二介电体与所述第一介电体的所述第二侧接触的部分大体上共面。

在本申请的一些实施例中，所述第一表面是所述裸片的背侧(Back Side)。

在本申请的一些实施例中，所述半导体结构进一步包括凸块下金属层(UnderBump Metallization,UBM)，所述凸块下金属层与所述第二介电体接触。

在本申请的一些实施例中，所述互连组件包括硅通孔(Through Silicon Via,TSV)和/或混合接合垫。

在本申请的一些实施例中，所述第一介电体包括四乙氧基硅烷(TetraethylOrthosilicate,TEOS)，且所述第二介电体包括氮化硅(Silicon Nitride,SiN)。