[实用新型]晶圆级ASIC 3D集成基板及封装器件

说明书

本实用新型提供一种晶圆级ASIC 3D集成基板及封装器件。基板包括第一布线层、导电柱、塑封层、第二布线层及焊球；第一布线层包括第一介质层及第一金属线层，第一金属线层显露于第一介质层的表面，第二布线层包括第二介质层及第二金属线层，第二金属线层显露于第二介质层的表面；导电柱位于第一布线层和第二布线层之间，且两端分别与第一金属线层和第二金属线层电连接；塑封层将导电柱包覆；焊球位于第二布线层背离导电柱的一侧，且与第二金属线层电连接。采用本实用新型进行封装，可以真正实现系统级封装，可以消除基板寄生电容，降低器件噪声；同时可以提高电源效率，提高器件响应效率和可靠性。

技术领域

本实用新型涉及半导体制造技术领域，特别涉及后段封装领域，具体涉及一种晶圆级 ASIC 3D集成基板及封装器件。

背景技术

PCB(Printed Circuit Board)板，中文名称为印制电路板，又称印刷线路板，是电子元器件的支撑体和电气连接的载体，是目前常用的封装基板之一。目前批量应用的PCB板多为1-12层，芯片的I/O接口越多，所需的PCB板层数就越多，价格也就高。传统基板的制程存在一定极限，比如目前PCB基板的最小线宽/线距普遍都是在50μm以上，BGA IC载板的最小线宽/线距为30/30μm，即便是FBGA IC载板的最先进制程也只能将最小线宽/线距做到20um/20um。随着前道芯片功能集成度的不断提升，已有的封装基板技术将无法满足前道需求, 所以才需要2.5DFan out wafer level(扇出型晶圆级)先进封装技术，但这类技术存在着造价高、制作时间长(相较于传统基板制造成本而言)等缺点，且这类先进封装技术只适用于对完成前段工艺后的晶圆进行封装而无法预先定制，在封装过程中可能造成芯片损伤。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种晶圆级ASIC 3D集成基板及封装器件，用于解决现有技术中采用诸如PCB基板封装的技术存在制程极限，线宽无法进一步缩小，无法满足电子器件集成度越来越高的要求，而扇出型晶圆级封装等封装技术存在着造价高、制作时间长，且在封装过程中可能造成芯片损伤等问题。

为实现上述目的及其他相关目的，本实用新型提供一种晶圆级ASIC 3D集成基板，其制备方法包括步骤：

提供载体，于所述载体上形成分离层；

于所述分离层上形成第一布线层，所述第一布线层包括第一介质层及第一金属线层，所述第一金属线层显露于所述第一介质层的表面；

于所述第一布线层上形成导电柱，所述导电柱与所述第一金属线层电连接；

形成塑封层，所述塑封层将所述导电柱包覆，且所述导电柱显露于所述塑封层的表面；

于所述塑封层上形成第二布线层，所述第二布线层包括第二介质层及第二金属线层，所述第二金属线层显露于所述第二介质层的表面，且第二金属线层与所述导电柱电连接；

于所述第二布线层上形成焊球，所述焊球与所述第二金属线层电连接；

自所述分离层处剥离所述载体，以显露出所述第一布线层背离所述导电柱的表面，且第一金属线层显露于第一布线层的表面。

可选地，所述第一布线层的厚度和第二布线层的厚度为15μm～40μm。

可选地，所述塑封层的厚度为50μm～100μm。

可选地，所述载体包括玻璃。

可选地，所述导电柱包括铜柱。

可选地，所述制备方法还包括在剥离所述载体前，于所述第一布线层背离所述导电柱的表面形成OSP抗氧化层的步骤，所述OSP抗氧化层覆盖于所述第一金属线层的表面。