[实用新型]锁相检测电路

权利要求书

1.一种锁相检测电路，其特征在于，所述锁相检测电路包括：

状态检测电路，与锁相环中鉴频鉴相器输出端连接，所述状态检测电路用于从所述鉴频鉴相器接收第一鉴相信号和第二鉴相信号，对所述第一鉴相信号和所述第二鉴相信号进行逻辑运算，根据逻辑运算后的信号与预先设定的第一阈值，确定并输出判定信号；

计数电路，与所述状态检测电路输出端连接，所述计数电路用于从所述状态检测电路接收所述判定信号，对所述判定信号进行计数，输出锁相检测信号。

2.根据权利要求1所述的锁相检测电路，其特征在于，所述状态检测电路包括：

与门，所述与门的第一输入端和第二输入端与所述鉴频鉴相器连接，分别用于接收所述第一鉴相信号和第二鉴相信号，所述与门对所述第一鉴相信号和所述第二鉴相信号进行与逻辑运算，输出第一逻辑信号；

或门，所述或门的第一输入端和第二输入端与所述鉴频鉴相器连接，分别用于接收所述第一鉴相信号和第二鉴相信号，所述或门对所述第一鉴相信号和所述第二鉴相信号进行或逻辑运算，输出第二逻辑信号；

延迟电路，所述延迟电路的输入端连接所述或门输出端，用于对所述第二逻辑信号进行延迟，输出第三逻辑信号，所述延迟的时间为第一阈值；

采样触发器，所述采样触发器的时钟端连接所述与门的输出端，用于接收所述第一逻辑信号，所述采样触发器的数据端连接所述延迟电路的输出端，用于接收所述第三逻辑信号，所述采样触发器的SET端连接复位信号，所述采样触发器根据所述第一逻辑信号与所述第三逻辑信号，输出所述判定信号。

3.根据权利要求2所述的锁相检测电路，其特征在于，所述计数电路包括N+1个触发器，其中N为大于1的正整数，所述N+1个触发器包括：

第一触发器，所述第一触发器的时钟端连接所述与门输出端；

第N触发器，所述第N触发器的时钟端连接第N-1触发器的反相输出端；

第N+1触发器，所述第N+1触发器的时钟端连接所述第N触发器的正相输出端，所述第N+1触发器的数据端连接高电平，所述第N+1触发器用于输出所述锁相检测信号；

所述第一触发器至第N触发器的数据端连接自身触发器的反相输出端，所述第一触发器至第N触发器用于计数；

所述N+1个触发器的复位端均连接所述采样触发器的正相输出端，用于接收所述判定信号。

4.根据权利要求3所述的锁相检测电路，其特征在于，所述触发器为D触发器。