[实用新型]锁相检测电路

说明书

本申请公开了一种锁相检测电路，包括状态检测电路，与锁相环中鉴频鉴相器输出端连接，所述状态检测电路用于从所述鉴频鉴相器接收第一鉴相信号和第二鉴相信号，对所述第一鉴相信号和所述第二鉴相信号进行逻辑运算，根据逻辑运算后的信号与预先设定的第一阈值，确定并输出判定信号；计数电路，与所述状态检测电路输出端连接，所述计数电路用于从所述状态检测电路接收所述判定信号，对所述判定信号进行计数，输出锁相检测信号。本实用新型提供的锁相检测电路计时周期短，电路所包含元件较少，电路结构较为简单。

技术领域

本申请涉及电路技术领域，尤其涉及一种锁相检测电路。

背景技术

锁相环已成为现代电子系统中核心部件之一，它可广泛应用于通信、航空、雷达、汽车电子等领域。锁相环通常包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器。锁相环的主要功能是在锁定状态下能够输出一个稳定且可靠的时钟反馈信号，该反馈信号与输入的参考信号保持相同的频率以及恒定的相位差。然而在锁相环在失锁状态下应用时，容易造成系统故障，因此在锁相环电路中需要加入锁相检测电路，用来检测锁相环的工作状态，以便及时检测出处于失锁状态的锁相环，以便进行维修防止出现系统故障。

传统的锁相检测电路通过计数器分别对鉴频鉴相器输入的参考信号和压控振荡器反馈信号同时计数，若在一定的计数周期内，两者计数相等，说明两者频率一致，锁相环完成了锁定，为了提高检测精度，往往需要较多的计数周期才能判定完成了锁定，需要消耗较长的时间。

实用新型内容

有鉴于此，本申请提供了一种锁相检测电路，通过检测鉴频鉴相器输入信号的相位关系，若相位差在连续稳定在一定的阈值内，则可判定锁相环已完成相位锁定。

为了解决上述技术问题，本申请采用了如下技术方案：本申请的提供了一种锁相检测电路，所述锁相检测电路包括：状态检测电路，与锁相环中鉴频鉴相器输出端连接，所述状态检测电路用于从所述鉴频鉴相器接收第一鉴相信号和第二鉴相信号，对所述第一鉴相信号和所述第二鉴相信号进行逻辑运算，根据逻辑运算后的信号与预先设定的第一阈值，确定并输出判定信号；计数电路，与所述状态检测电路输出端连接，所述计数电路用于从所述状态检测电路接收所述判定信号，对所述判定信号进行计数，输出锁相检测信号。

优选地，所述状态检测电路包括：与门，所述与门的第一输入端和第二输入端与所述鉴频鉴相器连接，分别用于接收所述第一鉴相信号和第二鉴相信号，所述与门对所述第一鉴相信号和所述第二鉴相信号进行与逻辑运算，输出第一逻辑信号；或门，所述或门的第一输入端和第二输入端与所述鉴频鉴相器连接，分别用于接收所述第一鉴相信号和第二鉴相信号，所述或门对所述第一鉴相信号和所述第二鉴相信号进行或逻辑运算，输出第二逻辑信号；延迟电路，所述延迟电路的输入端连接所述或门输出端，用于对所述第二逻辑信号进行延迟，输出第三逻辑信号，所述延迟的时间为第一阈值；采样触发器，所述采样触发器的时钟端连接所述与门的输出端，用于接收所述第一逻辑信号，所述采样触发器的数据端连接所述延迟电路的输出端，用于接收所述第三逻辑信号，所述采样触发器的SET端连接复位信号，所述采样触发器根据所述第一逻辑信号与所述第三逻辑信号，输出所述判定信号。

优选地，所述计数电路包括N+1个触发器，其中N为大于1的正整数，所述N+1个触发器包括：第一触发器，所述第一触发器的时钟端连接所述与门输出端；第N触发器，所述第N触发器的时钟端连接第N-1触发器的反相输出端；第N+1触发器，所述第N+1触发器的时钟端连接所述第N触发器的正相输出端，所述第N+1触发器的数据端连接高电平，所述第N+1触发器用于输出所述锁相检测信号；所述第一触发器至第N触发器的数据端连接自身触发器的反相输出端，所述第一触发器至第N触发器用于计数；所述N+1个触发器的复位端均连接所述采样触发器的正相输出端，用于接收所述判定信号。

优选地，所述触发器为D触发器。

相较于现有技术，本申请具有以下有益效果：