[实用新型]栅极驱动电路和阵列基板

权利要求书

1.一种栅极驱动电路，包括级联的多个移位寄存单元，其特征在于，所述栅极驱动电路包括：上拉模块，复位模块，显示阶段下拉模块，输出模块，以及前沿阶段下拉模块；

所述输出模块包括输入端，控制端，以及输出端；所述控制端连接上拉节点P，输出端连接GOUT端；

所述前沿阶段下拉模块与输出模块相连接，所述前沿阶段下拉模块的两个输出端分别连接上拉节点P和GOUT端。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述前沿阶段下拉模块包括第八晶体管T8和第九晶体管T9；所述第八晶体管T8与上拉节点P连接，第八晶体管T8用于将上拉节点P的电位拉低；所述第九晶体管T9与GOUT端连接，用于将GOUT端的电位拉低。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第八晶体管T8的第一端和第九晶体管T9的第一端分别连接低电平VGL；所述第八晶体管T8的第二端与上拉节点P连接，所述第九晶体管T9的第二端与GOUT端连接；所述输出模块的输入端连接第一时钟信号CK1。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第八晶体管T8的控制端连接控制信号CPA，所述第九晶体管T9的控制端连接控制信号CPB；所述控制信号CPA与控制信号CPB信号相同。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述显示阶段下拉模块包括第三晶体管T3、第六晶体管T6、第一电容C1、和第四晶体管T4；

所述第三晶体管T3、第六晶体管T6、第四晶体管T4的第一端均连接低电平VGL；

所述第四晶体管T4的控制端连接上拉节点P，第二端连接下拉节点A；所述下拉节点A和第一时钟信号CK1之间连接有第一电容C1；

所述第三晶体管T3的控制端连接下拉节点A，第二端连接上拉节点P；

所述第六晶体管T6的控制端连接下拉节点A，第二端连接GOUT端。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述显示阶段下拉模块还包括第五晶体管T5；所述第五晶体管T5的控制端连接第二时钟信号CK1B，第一端连接低电平VGL，第二端连接GOUT端；所述第二时钟信号CK1B与第一时钟信号CK1的信号相反。

7.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出模块包括第七晶体管T7和第二电容C2，所述第二电容C2连接在上拉节点P与GOUT端之间；所述第七晶体管T7的控制端连接上拉节点P，第二端连接GOUT端。

8.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉模块包括第一晶体管T1，所述第一晶体管T1的控制端连接输入信号端STV，第一端连接高电平信号输入端FW，第二端连接上拉节点P。

9.根据权利要求1所述的栅极驱动电路，其特征在于，所述复位模块包括第二晶体管T2，第二晶体管T2的控制端连接复位信号端RST，第一端连接低电平信号输入端BW，第二端连接上拉节点P。

10.一种阵列基板，所述阵列基板包括如权利要求1-9任一项所述的栅极驱动电路。