[实用新型]一种三维堆叠结构

说明书

本实用新型公开了一种三维堆叠结构，该三维堆叠结构包括结构本体以及设置于结构本体的表面的基准层。其中，结构本体包括第一晶圆和第二晶圆，第一晶圆与第二晶圆面对面键合，第一晶圆中设置有多个存储单元，第二晶圆中设置有多个逻辑单元，每个逻辑单元与至少一个存储单元匹配，形成相应的三维堆叠单元。基准层包括多个与三维堆叠单元一一对应的基准单元，每个基准单元设置于相应三维堆叠单元的外围，用于标记相应三维堆叠单元所在的区域范围，以便对三维堆叠结构进行切割对准，从而有利于提高切割精度。

技术领域

本实用新型属于半导体技术领域，尤其涉及一种三维堆叠结构。

背景技术

三维集成电路(Three-Dimensional Integrated Circuits，3DIC)技术是通过混合键合(hybrid bonding)技术把逻辑芯片和存储芯片连接起来的一种技术，由于逻辑芯片和存储芯片的通信渠道大大增加，可显著提高带宽。其中，逻辑芯片和存储芯片采用面对面的方式贴合，可以将包含逻辑芯片的晶圆翻转过来，然后通过hybrid bonding技术与包含存储芯片的晶圆键合到一起。在对芯片进行封装时，从晶圆正面看到的是逻辑芯片的硅衬底，并不能看到芯片边界，导致难以实现切割对准。

实用新型内容

本实用新型实施例通过提供一种三维堆叠结构，能够有效地改善上述堆叠芯片难以实现切割对准的技术问题。

第一方面，本实用新型实施例提供了一种三维堆叠结构，包括：

结构本体，包括第一晶圆和第二晶圆，所述第一晶圆与所述第二晶圆面对面键合，所述第一晶圆中设置有多个存储单元，所述第二晶圆中设置有多个逻辑单元，每个所述逻辑单元与至少一个所述存储单元匹配，形成相应的三维堆叠单元；

基准层，设置于所述结构本体的表面，所述基准层包括多个与所述三维堆叠单元一一对应的基准单元，每个所述基准单元设置于相应三维堆叠单元的外围，用于标记相应三维堆叠单元所在的区域范围，以便对所述三维堆叠结构进行切割对准。

进一步地，所述基准层设置于所述第二晶圆的衬底表面。

进一步地，所述基准层设置于所述第一晶圆的衬底表面。

进一步地，所述基准单元为环形。

进一步地，所述基准单元包括分布在相应三维堆叠单元外围的多个基准点或多条基准线段。

进一步地，每个存储单元以及每个逻辑单元外围均设置有保护环，每个基准单元与相应三维堆叠单元中尺寸最大的保护环对应设置。

进一步地，每个基准单元的外边缘线与相应三维堆叠单元中尺寸最大保护环的外边缘线在参考平面上的正投影重合，其中，所述参考平面为平行于所述第一晶圆以及所述第二晶圆的平面。

进一步地，每个基准单元与相应三维堆叠单元中尺寸最大的保护环在参考平面上的正投影重合，其中，所述参考平面为平行于所述第一晶圆以及所述第二晶圆的平面。

进一步地，所述基准层采用金属材料制成。

进一步地，所述金属材料为铜或者铝。

本实用新型实施例提供的三维堆叠结构，在面对面键合第一晶圆和第二晶圆得到的结构本体表面增设了基准层，基准层包括多个与结构本体中各三维堆叠单元一一对应的基准单元，每个基准单元设置于相应三维堆叠单元的外围，用于标记相应三维堆叠单元所在的区域范围。这样就可以在芯片封装工艺过程中，以设置在每个三维堆叠单元外围的基准单元为切割基准，界定出三维堆叠结构的切割道，以便对准切割道进行切割，从而有利于提高切割精度，减少由于切割偏差带来的报废，提高生产良率。

附图说明