[实用新型]3D存储器件

权利要求书

1.一种3D存储器件，其特征在于，包括：

衬底；

位于所述衬底的第一表面的栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；

连接至所述衬底的第二表面的布线层，所述布线层经由至少一个第一导电结构与所述衬底电连接，所述第一表面和所述第二表面彼此相对，

其中，所述衬底和所述栅叠层结构被分割形成多个片存储区，所述布线层包括多个电路结构，各个所述片存储区与各个所述电路结构一一对应并经由所述第一导电结构电连接。

2.根据权利要求1所述的3D存储器件，其特征在于，各个所述片存储区包括所述衬底和所述栅叠层结构的一部分，相邻的两个所述片存储区之间的间距在高度方向上相同。

3.根据权利要求1或2所述的3D存储器件，其特征在于，相邻的两个所述片存储区之间的间距为1微米至20微米。

4.根据权利要求1所述的3D存储器件，其特征在于，所述衬底和所述栅叠层结构被至少一个缝隙结构贯穿，从而形成所述多个片存储区。

5.根据权利要求4所述的3D存储器件，其特征在于，所述缝隙结构包括贯穿所述栅叠层结构的第一缝隙和贯穿所述衬底的第二缝隙，在所述第一缝隙之间填充有绝缘结构，所述绝缘结构与所述第二缝隙在垂直于所述衬底的方向上重合。

6.根据权利要求4所述的3D存储器件，其特征在于，还包括：贯穿所述栅叠层结构的栅线缝隙，用于将所述片存储区分割为多个存储块，相邻的两个所述片存储区之间的所述栅线缝隙与相邻的两个所述存储块之间的所述缝隙结构在延伸方向相交。

7.根据权利要求1所述的3D存储器件，其特征在于，所述第一导电结构为连接在所述衬底与所述布线层之间的触点，所述布线层经由所述第一导电结构向所述衬底提供工作电压。

8.根据权利要求1所述的3D存储器件，其特征在于，所述第一导电结构的数量为多个，各个所述第一导电结构阵列排布并彼此电连接。

9.根据权利要求1所述的3D存储器件，其特征在于，还包括：连接至所述栅叠层结构的CMOS电路，所述衬底和所述CMOS电路分别邻接于所述栅叠层结构的底部和顶部，

其中，所述CMOS电路与所述布线层经由第二导电结构电连接。

10.根据权利要求9所述的3D存储器件，其特征在于，所述第二导电结构位于各个所述片存储区的周围和/或所述栅叠层结构的周围。