[实用新型]一种可贴装的串联电容

说明书

本实用新型公开了一种可贴装的串联电容，该电容包括：绝缘涂装层、瓷介芯片、引线、焊料和金属电极面；金属电极面包括正面金属电极面和背面金属电极面，正面金属电极面设置在瓷介芯片的正面，背面金属电极面包括第一背面金属电极面和第二背面金属电极面，第一背面金属电极面和第二背面金属电极面分别设置在瓷介芯片的背面，引线包括分别通过焊料焊接在第一背面金属电极面和第二背面金属电极面上的第一引线和第二引线；绝缘涂装层包封在进行金属电极面覆盖和引线焊接后的瓷介芯片的外部；其中，第一背面金属电极面和第二背面金属电极面通过至少两个凹槽、或至少一个凸起、或至少一个凹槽和至少一个凸起的组合间隔，增大了爬电距离。

技术领域

本实用新型涉及电子元器件技术领域，特别是涉及一种可贴装的串联电容。

背景技术

电路板上的单一瓷介芯片串联电容的两个金属电极面之间的爬电距离不足，容易在高电压时形成电弧或击穿，造成短路，影响电路板的正常工作；如果在金属电极面之间增加爬电距离，则可提高串联电容的耐电压水平，在高电压时，串联电容不易损坏，保证电路正常工作，从而提高产品的可靠性。

如果简单的增加瓷介质芯片上同一侧两个金属电极面之间的距离，则芯片的投影面积必然会大幅增加，串联电容的面积增加，一方面会增加串联电容的成本，另一方面会占用电路板的面积，导致在同样面积的电路板中无法安装更多的其它电子元器件，降低了电路板的功能并提高了电路板的成本。

实用新型内容

本实用新型的目的是：提供一种可贴装的串联电容，考虑到既节约材料成本又增大爬电距离，增加了凹槽的数量和/或在电极之间非电极面的瓷介质处提高芯片的厚度，达到增大爬电距离的目的，因而该串联电容能够承受更高的电压，提高了串联电容的可靠性。同时，瓷介芯片的投影面积不增加，在提高电性能的前提下，不会增加占用电路板的位置。

为了实现上述目的，本实用新型提供了一种可贴装的串联电容，包括：绝缘涂装层、瓷介芯片、引线、焊料和金属电极面；

所述金属电极面包括正面金属电极面和背面金属电极面，所述正面金属电极面设置在所述瓷介芯片的正面，所述背面金属电极面包括第一背面金属电极面和第二背面金属电极面，所述第一背面金属电极面和所述第二背面金属电极面分别设置在所述瓷介芯片的背面，所述引线包括第一引线和第二引线，所述第一引线和所述第二引线分别通过所述焊料焊接在所述第一背面金属电极面和所述第二背面金属电极面上；所述绝缘涂装层包封在进行金属电极面覆盖和引线焊接后的瓷介芯片的外部；

其中，所述第一背面金属电极面和所述第二背面金属电极面通过至少两个凹槽、或至少一个凸起、或至少一个凹槽和至少一个凸起的组合间隔。

在某一个实施例中，所述凸起的顶面均高于所述第一背面金属电极面和所述第二背面金属电极面；所述凹槽的底面均低于所述第一背面金属电极面和所述第二背面金属电极面。

在某一个实施例中，所述至少两个凹槽并行排列。

在某一个实施例中，至少一个所述凹槽和至少一个所述凸起的组合中，所述凹槽和所述凸起并行排列。

在某一个实施例中，所述凸起的宽度大于0，且小于所述瓷介芯片的宽度。

在某一个实施例中，所述凹槽的深度大于或等于0，且小于所述瓷介芯片的厚度。

在某一个实施例中，所述凹槽的宽度大于0，且小于所述瓷介芯片的宽度。

在某一个实施例中，所述引线为直线引线或弯脚引线。

在某一个实施例中，所述第一背面金属电极面和所述第二背面金属电极面对称覆盖在所述瓷介芯片的背面上。

在某一个实施例中，所述瓷介芯片的形状包括：长方体、圆柱体、纺锤体或哑铃型。

本实用新型实施例一种可贴装的串联电容与现有技术相比，其有益效果在于：