[实用新型]一种时钟分频模块及音频播停可控的数模转换电路

权利要求书

1.一种时钟分频模块，其特征在于，所述模块包括：

除法器，用于接收第一分频参数并进行除法运算，得到第二分频参数；其中，被除数为预设值；

第一计数器，与除法器连接，用于根据第二分频参数对工作时钟进行计数，得到第一计数序列；

第一寄存器，与第一计数器连接，用于根据第一计数序列对工作时钟进行分频，得到CIC滤波器的数据处理使能信号及其频率值；

第二计数器，与第一寄存器连接，用于根据所述预设值对CIC滤波器的数据处理使能信号进行计数，得到第二计数序列；

第二寄存器，与第一寄存器连接，用于对CIC滤波器的数据处理使能信号进行延时，得到延时使能信号；

第三寄存器，分别与第二计数器和第二寄存器连接，用于根据第二计数序列和所述延时使能信号对工作时钟进行分频，得到异步FIFO模块的读使能信号及其频率值；

第四寄存器，与第二计数器连接，用于对第二计数序列进行延时，得到延时序列；

与门，与第四寄存器连接，用于对延时序列和音频数模转换电路使能信号进行与运算；

使能数据选择器，与与门连接，根据与运算结果选择音频数模转换电路使能信号或预设电平信号作为工作使能；

其中，当延时序列的取值是所述预设值与1的差值时，使能数据选择器选择音频数模转换电路使能信号作为工作使能，否则选择预设电平信号作为工作使能；

其中，预设电平信号可使得所述模块正常工作；

其中，CIC滤波器的数据处理使能信号和异步FIFO模块的读使能信号的相位同步。

2.根据权利要求1所述的一种时钟分频模块，其特征在于，所述第一计数器对工作时钟的上升沿进行计数，每当计数个数达到第二分频参数的值则归零重计。

3.根据权利要求2所述的一种时钟分频模块，其特征在于，所述第一寄存器在第一计数序列中每个归零的前一个数值处，设置CIC滤波器的数据处理使能信号为高电平，其余情况则设置为低电平，其频率值为工作时钟与第二分频参数的商。

4.根据权利要求3所述的一种时钟分频模块，其特征在于，所述第二计数器对CIC滤波器的数据处理使能信号的上升沿进行计数，每当计数个数达到预设值则归零重计。

5.根据权利要求3所述的一种时钟分频模块，其特征在于，所述第二寄存器对CIC滤波器的数据处理使能信号的延时时间，以及所述第四寄存器对第二计数序列的延时时间均为预设个数的工作时钟周期。

6.根据权利要求5所述的一种时钟分频模块，其特征在于，所述第三寄存器在第二计数序列中每个归零处，且在延时使能信号为高电平时，设置异步FIFO模块的读使能信号为高电平，其余情况则设置为低电平，其频率值为工作时钟与第一分频参数的商。

7.根据权利要求5所述的一种时钟分频模块，其特征在于，所述与门在延时序列的取值是所述预设值与1的差值时，输出第一与运算结果，并使得使能数据选择器选择音频数模转换电路使能信号作为工作使能；所述与门在延时序列的取值不是所述预设值与1的差值时，输出第二与运算结果，并使得使能数据选择器选择预设电平信号作为工作使能。