[实用新型]一种时钟分频模块及音频播停可控的数模转换电路

说明书

本实用新型公开了一种时钟分频模块及音频播停可控的数模转换电路，本实用新型采用新的音频DAC架构，优化了传统架构中大量乘加运算、组合逻辑和寄存器，大大减小了硬件面积和设计复杂度；同时，解决了对音频DAC电路工作时钟频率严格要求的限制，并且可以支持不同采样率的音频，应用和设计上更灵活；此外，本实用新型还具有延时关闭工作使能的作用，使得所述电路在关闭到重新打开时，CIC滤波器可以正确进行插值，避免出现爆音现象，如果不进行延时则无法正常控制音频的暂停与播放。

技术领域

本实用新型涉及DAC数字电路领域，具体涉及一种时钟分频模块及音频播停可控的数模转换电路。

背景技术

一般情况，扫地机这种简单音频播放应用上少有暂停DAC（数模转换器）播音的需求，但是如果实现此类DAC播音暂停之后重新打开继续播音的功能，则会使DAC在各种设备和不同场景中更灵活，使之应用更广泛。针对此类DAC，如果直接进行DAC使能关闭打开，则会出现在DAC使能关闭到打开期间，由于缺少判断手段，无法得知CIC滤波器（积分-级联-梳状滤波器）插值了几个数据，而导致在打开之后，重新进行插值，导致数据计算溢出出错，出现爆音现象，从而使应用上无法实现此类DAC播音的暂停与重启。

实用新型内容

为解决上述问题，本实用新型提供了一种时钟分频模块及音频播停可控的数模转换电路，可以避免爆音现象，实现DAC播音的暂停与重启，同时也支持多种工作时钟和音频采样率。本实用新型的具体技术方案如下：

一种时钟分频模块，所述模块包括：除法器，用于接收第一分频参数并进行除法运算，得到第二分频参数；其中，被除数为预设值；第一计数器，与除法器连接，用于根据第二分频参数对工作时钟进行计数，得到第一计数序列；第一寄存器，与第一计数器连接，用于根据第一计数序列对工作时钟进行分频，得到CIC滤波器的数据处理使能信号及其频率值；第二计数器，与第一寄存器连接，用于根据所述预设值对CIC滤波器的数据处理使能信号进行计数，得到第二计数序列；第二寄存器，与第一寄存器连接，用于对CIC滤波器的数据处理使能信号进行延时，得到延时使能信号；第三寄存器，分别与第二计数器和第二寄存器连接，用于根据第二计数序列和所述延时使能信号对工作时钟进行分频，得到异步FIFO模块的读使能信号及其频率值；第四寄存器，与第二计数器连接，用于对第二计数序列进行延时，得到延时序列；与门，与第四寄存器连接，用于对延时序列和音频数模转换电路使能信号进行与运算；使能数据选择器，与与门连接，根据与运算结果选择音频数模转换电路使能信号或预设电平信号作为工作使能；其中，当延时序列的取值是所述预设值与1的差值时，使能数据选择器选择音频数模转换电路使能信号作为工作使能，否则选择预设电平信号作为工作使能；其中，预设电平信号可使得所述模块正常工作；其中，CIC滤波器的数据处理使能信号和异步FIFO模块的读使能信号的相位同步。

与现有技术相比，本技术方案对工作时钟的分频可以正确地产生原音频数据的采样率，因此支持各种不同采样率的音频数据源；第三寄存器根据第二计数序列和所述延时使能信号对工作时钟进行分频，可使得CIC滤波器的数据处理使能信号和异步FIFO模块的读使能信号保持同步，不产生相位偏差，确保数据读取的准确性；此外，设定只有在延时序列的取值是所述预设值与1的差值时，才将音频数模转换电路使能信号作为工作使能，可以在关闭音频数模转换电路使能信号的情况下，产生延时关闭该使能信号的效果，在延时期间，所述时钟分频模块可以正常输出CIC滤波器的数据处理使能信号以及异步FIFO模块的读使能信号。

进一步地，所述第一计数器对工作时钟的上升沿进行计数，每当计数个数达到第二分频参数的值则归零重计。

进一步地，所述第一寄存器在第一计数序列中每个归零的前一个数值处，设置CIC滤波器的数据处理使能信号为高电平，其余情况则设置为低电平，其频率值为工作时钟与第二分频参数的商。产生CIC滤波器的数据处理使能信号，以对数据进行过采样，提高数据的质量。

进一步地，所述第二计数器对CIC滤波器的数据处理使能信号的上升沿进行计数，每当计数个数达到预设值则归零重计。