[实用新型]一种网络数据加密中继器

权利要求书

1.一种网络数据加密中继器，其特征在于，包括密钥管理模块(120)、网络数据接收电路模块(130)、数据加密解密处理模块(140)和网络数据发送电路模块(150)；

密钥管理模块(120)和数据加密解密处理模块(140)集成于FPGA芯片(200)上；

网络数据接收电路模块(130)的输出端与数据加密解密处理模块(140)的输入端连接，数据加密解密处理模块(140)的输出端与网络数据发送电路模块(150)的输入端连接，数据加密解密处理模块(140)与密钥管理模块(120)连接。

2.根据权利要求1所述的网络数据加密中继器，其特征在于，中继器还包括密钥存取电路模块(110)、时钟电路模块(101)和FPGA外围电路模块(102)；

密钥存取电路模块(110)与密钥管理模块(120)连接，时钟电路模块(101)的输出端分别与密钥存取电路模块(110)的输入端、密钥管理模块(120)的输入端、网络数据接收电路模块(130)的输入端、数据加密解密处理模块(140)的输入端、网络数据发送电路模块(150)的输入端连接，FPGA外围电路模块(102)的输出端分别与密钥管理模块(120)的输入端、数据加密解密处理模块(140)的输入端连接。

3.根据权利要求1所述的网络数据加密中继器，其特征在于，网络数据发送电路模块(150)同时具有接收以太网数据的功能，网络数据接收电路模块(130)同时具有发送以太网数据的功能。

4.根据权利要求1所述的网络数据加密中继器，其特征在于，数据加密解密处理模块(140)包括数据接收处理电路(141)、加密电路(142)、解密电路(143)和数据发送处理电路(144)；

加密电路(142)和解密电路(143)是相互独立的电路，加密电路(142)和解密电路(143)均一端连接到数据接收处理电路(141)上、另一端连接到数据发送处理电路(144)上，数据接收处理电路(141)与网络数据接收电路模块(130)连接，数据发送处理电路(144)与网络数据发送电路模块(150)连接。

5.根据权利要求4所述的网络数据加密中继器，其特征在于，加密电路(142)采用AES-128加密算法，解密电路(143)采用AES-128解密算法。

6.根据权利要求1所述的网络数据加密中继器，其特征在于，密钥存取电路模块(110)包括密钥存储介质(111)和密钥数据读写电路(112)；

密钥存储介质(111)、密钥数据读写电路(112)、密钥管理模块(120)依次连接；

密钥存储介质(111)中预存的密钥是预先获取的量子密钥分发网络分发的量子密钥或者量子随机数发生器产生的量子随机数密钥，预存的密钥长度大于加密和解密算法要求的密钥长度。

7.根据权利要求1-6任一所述的网络数据加密中继器，其特征在于，所述网络数据接收电路模块(130)和网络数据发送电路模块(150)中的数据缓存均采用FIFO-RAM数据缓存。

8.根据权利要求1-6任一所述的网络数据加密中继器，其特征在于，网络数据接收电路模块(130)和网络数据发送电路模块(150)均为基于PHY芯片的千兆网数据电路。