[实用新型]一种网络数据加密中继器

说明书

本实用新型公开了一种网络数据加密中继器，包括密钥管理模块、网络数据接收电路模块、数据加密解密处理模块和网络数据发送电路模块；网络数据接收电路模块的输出端与数据加密解密处理模块的输入端连接，数据加密解密处理模块的输出端与网络数据发送电路模块的输入端连接，数据加密解密处理模块与密钥管理模块连接；密钥管理模块和网络数据加密解密处理模块集成于FPGA芯片上，加密和解密算法运行时间短，满足高速网络传输数据的实时加密和解密需求，可以实现千兆网络数据的实时加密和解密，使用合理的密钥管理模块提高了系统的安全性。

技术领域

本实用新型涉及网络信息安全技术领域，尤其涉及一种网络数据加密中继器。

背景技术

网络传输数据的安全性是重要的安全需求。对传输的数据进行加密，加密后在网络上传输，以保证网络传输数据安全，是重要的安全技术手段。随着计算机技术和计算机网络的不断发展，人们对网络数据的安全性要求越来越高。特别是在涉及到机密信息、个人隐私和公众安全等方面的数据在网络上传输的时候，数据的安全性尤为重要。

传统的数据加密方案通常使用AES等算法进行数据加密，而AES所需要的密钥则通过RSA等算法分发。由于RSA的安全性是基于计算的复杂度，随着计算技术特别是量子计算技术的发展，对以RSA为代表的传统的基于计算复杂度加密算法的安全性形成巨大的挑战。

另一方面，千兆以太网等宽带计算机网络对加密处理的效率提出了更高的要求，以AES为代表的加密算法较为复杂，难以实现千兆以太网数据的实时加密和解密。

实用新型内容

基于背景技术存在的技术问题，本实用新型提出了一种基于FPGA芯片的千兆以太网数据加密中继器，加密处理的实时性好。通过本实用新型的FPGA电路的创新设计以较小资源实现千兆网络数据的高效率实时加密。

本实用新型提出的一种网络数据加密中继器，由包括密钥管理模块、网络数据接收电路模块、数据加密解密处理模块和网络数据发送电路模块，密钥管理模块和网络数据加密解密处理模块集成于FPGA芯片上；网络数据接收电路模块的输出端与数据加密解密处理模块的输入端连接，数据加密解密处理模块的输出端与网络数据发送电路模块的输入端连接，数据加密解密处理模块与密钥管理模块连接。

进一步地，中继器还包括密钥存取电路模块、时钟电路模块和FPGA外围电路模块；密钥存取电路模块与密钥管理模块连接，时钟电路模块的输出端分别与密钥存取电路模块的输入端、密钥管理模块的输入端、网络数据接收电路模块的输入端、数据加密解密处理模块的输入端、网络数据发送电路模块的输入端连接，FPGA外围电路模块的输出端分别与密钥管理模块的输入端、数据加密解密处理模块的输入端连接。

进一步地，网络数据发送电路模块同时具有接收以太网数据的功能，网络数据接收电路模块同时具有发送以太网数据的功能。

进一步地，数据加密解密处理模块包括数据接收处理电路、加密电路、解密电路和数据发送处理电路；加密电路和解密电路是相互独立的电路,加密电路和解密电路均一端连接到数据接收处理电路上、另一端连接到数据发送处理电路上，数据接收处理电路与网络数据接收电路模块连接，数据发送处理电路与网络数据发送电路模块连接。

进一步地，加密电路采用AES-128加密算法，解密电路采用AES-128解密算法。

进一步地，密钥存取电路模块包括密钥存储介质和密钥数据读写电路；密钥存储介质、密钥数据读写电路、密钥管理模块依次连接；密钥存储介质中预存的密钥是预先获取的量子密钥分发网络分发的量子密钥或者量子随机数发生器产生的量子随机数密钥，预存的密钥长度大于加密和解密算法要求的密钥长度。

进一步地，所述网络数据接收电路模块和网络数据发送电路模块中的数据缓存均采用FIFO-RAM数据缓存。

进一步地，网络数据接收电路模块和网络数据发送电路模块均为基于PHY芯片的千兆网数据电路。