[实用新型]一种可控栅极电容的功率器件结构

说明书

本申请涉及半导体制造领域，特别是一种可控栅极电容的功率器件结构，包括衬底，所述衬底的底部设置有注入层，所述衬底的上部设置有第一层沟槽和第二层沟槽，所述第一层沟槽和第二层沟槽形成双层包围的沟槽结构，所述第一层沟槽为连接栅极的沟槽，第二层沟槽是连接发射极的沟槽，第一层沟槽围成矩形区域，所述第二层沟槽围成一个横向尺寸为a，纵向尺寸为b的矩形区域，第二沟槽围成的矩形区域位于第一沟槽围成的矩形区域之内。本申请通过双层沟槽的设计，得到可以调节电容比例的横向尺寸a和纵向尺寸b，在不增加导通压降的前提下降低开关损耗，提高功率器件开关频率。

技术领域

本申请涉及半导体制造领域，特别是一种可控栅极电容的功率器件结构。

背景技术

功率器件向着更高频更高电流密度的方向发展。更高的电流密度需要更密集的沟槽，更密集的沟槽带来电流密度提升的同时也带来了更大的栅极电容，这包括栅极与集电极之间的电容Cgc，电容Cgc的增大带来了开关时间的延迟，导致了更多的开关损耗，本发明所涉及的结构通过调节a与b的尺寸，可以调节Cge的占比。同时可以调节浮空区域在整个芯片中的占比，在不增加导通压降的前提下降低开关损耗，提高功率器件开关频率。

发明内容

为了在不增加导通电压的前提下降低开关损耗，提高功率器件开关频率，现在特别提出一种可控栅极电容的功率器件结构。

为实现上述技术效果，本申请的技术方案如下：

一种可控栅极电容的功率器件结构，包括衬底，所述衬底的底部设置有注入层，所述衬底的上部设置有第一层沟槽和第二层沟槽，所述第一层沟槽和第二层沟槽形成双层包围的沟槽结构，所述第一层沟槽为连接栅极的沟槽，第二层沟槽是连接发射极的沟槽，第一层沟槽围成矩形区域，所述第二层沟槽围成一个横向尺寸为a，纵向尺寸为b的矩形区域，第二沟槽围成的矩形区域位于第一沟槽围成的矩形区域之内。

进一步地，所述第一层沟槽内和第一层沟槽到第二层沟槽之间均设置有设有形成发射区的N+区，其导电类型为第一导电类型；第二层沟槽围成的矩形区域没有N+区，并且该区域内没有与发射极相连的接触孔，此区域被称为绝对的浮空区域。

进一步地，所述第一层沟槽包括两个平行的沟槽，两个平行的沟槽之间设有与发射极接触孔相连的第一P型重掺杂区，在第一P型重掺杂区下部为浓度低于第一P型重掺杂区的第二P型重掺杂区，第一P型重掺杂区和第二P型重掺杂区的导电类型为第二导电类型。

进一步地，所述第二层沟槽为单列沟槽，其中横向沟槽上设有与发射极相连的接触孔。其中横向尺寸a可为短边，纵向尺寸b可为长边。

第二层沟槽围起来的区域AA’方向上长度为a，BB’方向上的长度为b，通过调节a与b的尺寸可以调节Cge的占比。同时可以调节浮空区域在整个芯片中的占比，在不增加导通压降的前提下降低开关损耗，提高功率器件开关频率。

进一步地，第一层沟槽围成矩形区域纵向尺寸为10um-50um，横向尺寸为5um-15um。

进一步地，a和b的比例范围值a/b为1/1至1/10。

进一步地，所述第一层沟槽为栅极沟槽，所述第二层沟槽为发射极沟槽。

本申请的优点为：

本申请通过双层沟槽的设计，得到可以调节电容比例的横向尺寸a和纵向尺寸b，在不增加导通压降的前提下降低开关损耗，提高功率器件开关频率。a可以在5-15um范围内任意取值，但其值在b取值前必须固定一个值,当a/b取值较小时，会有更多的沟槽连接发射极，Cge占整个芯片的电容比例会升高，当a/b取值较大时，连接发射极的沟槽占比会下降，连接发射极Cge占整个芯片的电容比例会降低。

附图说明

图1是一种可控栅极电容的功率器件结构的立体结构图。