[实用新型]非易失三维存储单元、芯片组件和电子设备

权利要求书

1.一种非易失三维存储单元，其特征在于，包括：

易失性存储芯片，所述易失性存储芯片用于存储数据；

接口芯片，所述接口芯片通过三维异质集成结构与所述易失性存储芯片三维堆叠连接；

非易失性存储芯片，所述非易失性存储芯片通过所述三维异质集成结构与所述易失性存储芯片和所述接口芯片中至少之一三维堆叠连接，以形成所述非易失三维存储单元；

其中，所述接口芯片包括通信协议电路，所述通信协议电路用于存储通信协议；数据通过所述通信协议电路以缓存一致性的方式写入所述易失性存储芯片和所述非易失性存储芯片中至少之一；和，

数据通过所述通信协议电路以所述缓存一致性的方式从所述易失性存储芯片和所述非易失性存储芯片至少之一中被读取。

2.根据权利要求1所述的非易失三维存储单元，其特征在于，所述接口芯片还包括：

逻辑电路，所述逻辑电路与所述通信协议电路电连接；

数据通过所述通信协议电路和所述逻辑电路以所述缓存一致性的方式写入所述易失性存储芯片和所述非易失性存储芯片中至少之一，和，

数据通过所述通信协议电路和所述逻辑电路以所述缓存一致性的方式从所述易失性存储芯片和所述非易失性存储芯片至少之一中被读取。

3.根据权利要求2所述的非易失三维存储单元，其特征在于，所述易失性存储芯片包括第一存储阵列和第二存储阵列，所述通信协议电路通过第一三维异质集成结构与所述第一存储阵列电连接，所述逻辑电路通过第二三维异质集成结构与所述第二存储阵列电连接；

所述通信协议电路的正投影落入所述第一存储阵列正投影的范围内，所述逻辑电路的正投影落入所述第二存储阵列正投影的范围内。

4.根据权利要求2所述的非易失三维存储单元，其特征在于，所述非易失性存储芯片通过所述三维异质集成结构与所述接口芯片三维堆叠连接；所述非易失性存储芯片包括第三存储阵列和第四存储阵列，所述通信协议电路通过第三三维异质集成结构与所述第三存储阵列电连接，所述逻辑电路通过第四三维异质集成结构与所述第四存储阵列电连接；

所述通信协议电路的正投影落入所述第三存储阵列正投影的范围内，所述逻辑电路的正投影落入所述第四存储阵列正投影的范围内。

5.根据权利要求2所述的非易失三维存储单元，其特征在于，所述逻辑电路包括固定逻辑电路和可编程逻辑电路中至少之一。

6.根据权利要求2所述的非易失三维存储单元，其特征在于，所述逻辑电路的数量为多个，多个所述逻辑电路围绕所述通信协议电路设置。

7.根据权利要求6所述的非易失三维存储单元，其特征在于，所述接口芯片还包括：

路由单元，所述路由单元的正投影落入所述易失性存储芯片正投影的范围内；和，

所述路由单元的正投影落入所述非易失性存储芯片正投影的范围内；

多个所述逻辑电路之间通过所述路由单元电连接，多个所述逻辑电路分别通过所述路由单元与所述通信协议电路电连接。

8.根据权利要求2所述的非易失三维存储单元，其特征在于，所述非易失三维存储单元还包括：

存储控制电路，所述存储控制电路设置在所述易失性存储芯片上；和/或，所述存储控制电路设置在所述接口芯片上；

非易失存储控制电路，所述非易失存储控制电路设置在所述非易失性存储芯片上；和/或，所述非易失存储控制电路设置在所述接口芯片上。

9.根据权利要求8所述的非易失三维存储单元，其特征在于，所述存储控制电路的数量大于或等于所述通信协议电路与所述逻辑电路的数量之和；

所述非易失存储控制电路的数量大于或等于所述通信协议电路和所述逻辑电路的数量之和。

10.根据权利要求1至9中任一项所述的非易失三维存储单元，其特征在于，所述通信协议包括CXL协议、CCIX协议、GEN Z协议、OpenCPAI协议和Nvlink协议中至少一者。