[实用新型]半导体结构和相关芯片和电子装置

权利要求书

1.一种半导体结构，其特征在于，包含：

半导体基板；及

宏单元，设置于该半导体基板上，该宏单元包含：

时钟输入端，用以接收时钟信号；

第一D型正反器，具有时钟信号端、数据输入端及数据输出端，该第一D型正反器的该时钟信号端耦接于该时钟输入端；

第二D型正反器，具有时钟信号端、数据输入端及数据输出端，该第二D型正反器的该时钟信号端耦接于该时钟输入端；及

第一线路连接单元，具有第一端耦接于该第一D型正反器的该数据输出端，第二端耦接于该第二D型正反器的该数据输入端，第三端耦接于第一外部数据输出端，及第四端耦接于第一外部数据输入端。

2.根据权利要求1所述的半导体结构，其中：

该宏单元用以作为多位触发器；

该半导体结构另包含：

第一导线，耦接于该第一线路连接单元的该第一端及该第三端；及

第二导线，耦接于该第一线路连接单元的该第二端及该第四端；及

其中该第一导线及该第二导线是形成于该宏单元上的至少一导电层。

3.根据权利要求2所述的半导体结构，其中：

该第一导线及该第二导线是依据工程变更命令而形成。

4.根据权利要求1所述的半导体结构，其中：

该宏单元用以作为同步器；及

该半导体结构另包含：

第一导线，耦接于该第一线路连接单元的该第一端及该第二端；

其中该第一导线是形成于该宏单元上的导电层。

5.根据权利要求4所述的半导体结构，其中：

该第一导线是依据工程变更命令而形成。

6.根据权利要求1所述的半导体结构，其中该第一线路连接单元是多任务器电路，用以依据控制信号，建立该第一线路连接单元的该第一端及该第二端之间的电性连接以使该宏单元作为同步器，或建立该第一线路连接单元的该第一端及该第三端之间的电性连接以及该第一线路连接单元的该第二端及该第四端之间的电性连接以使该宏单元作为多位触发器。

7.根据权利要求1所述的半导体结构，其中该宏单元另包含：

第三D型正反器，具有时钟信号端、数据输入端及数据输出端，该第三D型正反器的该时钟信号端耦接于该时钟输入端；及

第二线路连接单元，具有第一端耦接于该第二D型正反器的该数据输出端，第二端耦接于该第三D型正反器的该数据输入端，第三端耦接于第二外部数据输出端，第四端耦接于第二外部数据输入端。

8.根据权利要求1所述的半导体结构，其中该第一线路连接单元的该第一端、该第二端、该第三端及该第四端中的任两者之间并无电性连接。

9.一种芯片，其特征在于，包括：

根据权利要求1所述的半导体结构。

10.一种电子装置，其特征在于，包括：

根据权利要求9所述的芯片。